Устройство цикловой синхронизации Советский патент 1992 года по МПК H04L7/08 H04J3/06 

СО

с

Изобретение относится передаче дискретной информации. Цель изобретения-упрощение устройства. Устройство содержит регистр сдвига 1, мультиплексор 2, блок сравнения 3, регистр 4 эталона, блок опроса каналов 5, блок управления 6, блок памяти 7 и счетчик 8. Устройство позволяет на одном и том же оборудовании производить обработку информации, поступающей от нескольких источников, организованных по принципу битового временного уплотнения, что приводит к достижению поставленной цели. 8 ил.

XI

го

00 00

ел

Изобретение относится к области передачи дискретной информации, в частности к устройствам синхронизации по циклам и кадрам.

Цель изобретения - расширение функциональных возможностей путем обработки многоканальных сигналов с временным побитным уплотнением, поступающих от нескольких источников.

На фиг.1 представлена структурная схема устройства; на фиг.2 - структура организации блока памяти; на фиг.З - схема организации матрицы накопления информации; на фиг.4 - структурная схема регистра эталона; на фиг,5 - пример реализации мультиплексора и программа управления его работой; на фиг.б - схема блока управления; на фиг.7 - временная диаграмма управляющих сигналов; на фиг.8 - структурная схема блока опроса каналов.

В таблице дана программа работы устройства.

Устройство содержит регистр 1 сдвига, мультиплексор 2, блок 3 сравнения, регистр 4 эталона, блок 5 опроба каналов, блок 6 управления, блок 7 памяти и счётчик 8 бит.

Мультиплексор 2 содержит битовые коммутаторы 9. Блок 6 управления сбдер- жит генератор 10, счетчик 11, дешифратор 12 и элемент И 13. Блок опроса каналов содержит триггеры 14 и 15, мультиплексоры 16 и 17, дешифратор 18 и формирователи 19 коротких импульсов.

Устройство производит опрос группы каналов и поиск в каждом канале синхро- комбинации, распределенной в потоке информационных бит. Для каждого канала синхрокомбинация может иметь свое значение и разрядность.

Устройство работает следующим образом.

Перед началом работы производится начальная установка всех блоков и элементов устройства. В блок 7 памяти, в область хранения эталона производится запись эталонных синхрокомбинаций и их длин для всех входных каналов в соответствии с их номером. Цепи установления начальных условий, синхронизации и занесения настроечных данных не показаны.

Блок 5 опроса с помощью соответствующих тактовых импульсов производит побитую регистрацию входной информации на триггерах 15 независимо по каждому каналу.

По номеру канала, поступающему из блока 6 управления, на выход блока 5 подается зарегистрированное значение информационного бита и сигнала Запрос, который формируется по тактовому импульсу, сопровождающему информационный бит. Сигнал Запрос сообщает о том, что на входе устройства по данному каналу поступил очередной информационный бит,

Блок 6 управления на каждом цикле обработки информации одного канала формирует семь управляющих импульсов Т1...Т7 (фиг.2 и 8). В начале цикла обработки блок 6 устанавливает адрес очередного канала. По

0 управляющему импульсу Т1, действующему на первом выходе блока 6, в регистр 4 заносятся значения эталонной синхрокомбинаций опрашиваемого канала и ее длины, которые записаны в области хранения эта5 лона блока 7 памяти. Длина регистра 4 составляет (Р + А) - бит, где Р - разрядность максимальной синхрокомбинаций. а А - количество разрядов, в которые записывается код линии синхрокомбинаций.

0 Одновременно в счетчик 8 записывается номер обрабатываемого временного интервала из соответствующей области блока. 7 памяти.

По управляющему импульсу Т2 из обла5 сти хранения входной информации блока 7 памяти производится чтение информации, накопленной по данному каналу. Считанная информация заносится в регистр 1, разрядность которого равна Р. Старшие разряды

0 адреса считываемой ячейки блока 7 задаются адресом канала, а младшие - счетчиком 8. Таким образом в момент Т2 производится

чтение входной информации, накопленной по данному каналу для соответствующего

5 временного интервала. Под временным интервалом подразумевается расстояние между синхробитами в информационной последовательности. Накопление информации в блоке памяти осуществляется в виде

0 матрицы,.длина строки которой определяется числом бит в синхрокомбинаций, а длина столбца - номером временного интервала, задаваемого счетчиком 8. Организация матрицы для поиска синхрокомбинаций длиной

5 Р бит и расстояния между синхробитами (временного интервала) Q - бит иллюстрируется на фиг.4.

По управляющему импульсу ТЗ при наличии сигнала Запрос от блока 5 произво0 дится сдвиг содержимого регистра 1 на один разряд и запись в него очередного входного бита из бяока 5.

Мультиплексор 2 подключает к входам блока 3 сравнения то количество разрядов

5 регистра 1, которое было задано настроечным словом, записанным в младших разрядах регистра эталона 4. На вторую группу входов блока 3 со старших разрядов регистра 4 поступает эталонная синхрокомбинация.

При обнаружении синхрокомбинации блок 3 подает на выход устройства импульс сравнения. Момент отбора результата поиска производится по сигналу Отбор, формируемому по управляемому импульсу Т4. Формирование импульса Т4 производится только при наличии разрешающего сигнала Запрос от блока 5. Принадлежность результата поиска определяется на выходе устройства по номеру канала, поступающего от блока б.

Следующий управляющий импульс Т5 по адресу того же канала записывает в область хранения входной информации блока

7содержимое регистра 1.

По управляющему импульсу Т6 счетчик

8увеличивает свое содержимое на единицу. Это означает, что если на данном цикле обращения обрабатывался бит 1-го временного интервала, то при следующем обращении к этому каналу будет обрабатываться бит(1 +1)-го временного интервала.

По импульсу Т7 в область хранения значений временного интервала блока 7 производится запись содержимого счетчика 8.

Таким образом в устройстве производится накопление входной и служебной информации данного канала.

Затем блок 6 меняет номер канала и программа работы устройства (фиг.2) повторяется, но уже с данными нового канала.

В случае отсутствия сигнала Запрос работа устройства по опрашиваемому каналу сводится лишь к проведению операций чтения и записи, т.е. происходит функционирование устройства только по управляющим импульсам 1,2,5,7. Этим обеспечивается сохранение накопленных данных.

Чтобы избежать потерь поступающей входной информации, время обработки всех каналов, т.е. формирование программ (фиг.2) работы всех каналов, должно быть меньше длительности информационного бита самого скоростного канала.

Таким образом, в предлагаемом устройстве осуществляется многоканальная обработка сигналов с временным битовым уплотнением, причем входные информационные потоки могут быть разноскоростны- ми.

На фиг.З представлена структура организации блока 7 памяти. Весь объем памяти делится на следующие области: область хранения входной информации (содержимое регистра 1), область хранения значений временного интервала (содержимое счетчика 8) и область хранения эталона(эталонной синхрокомбинации и ее длины, считываемые в регистр 4).Разделение этой информации производится соответствующей разрядностью, а разделение информации каналов задается соответствующей номеру

канала адресацией. Область хранения эталона используется только в режиме чтения, остальные области блока памяти используются и в режиме записи под воздействием соответствующих управляющих импульсов,

0 причем для простоты делают допущение, что блок памяти в отсутствии импульсов записи постоянно находится в режиме чтения. На фиг.4 иллюстрируется разделение информационного потока битаг1 на времен5 ные интервалы, а также построение матрицы накопления входной информации.

Длина временного интервала в данном примере равна О. Каждому входному информационному биту с помощью счетчика 8

0 присваивается соответствующий номер от 1 до Q. Так, если на данном этапе обработки принятому биту присвоен номер 1 (бит аД то при следующем обращении к данному каналу принимаемому биту будет присвоен

5 номе 2 (а) и он будет помещен во вторую адресную ячейку и т.д.

После того как устройство просмотрит весь временный интервал данного канала произойдет обнуление счетчика 8 и процесс

0 повторится. Применение сдвигающего регистра 1 позволяет накапливать в блоке памяти всю поступающую информацию. Таким образом в матрице производится накопление информации, разложенной по

5 принадлежности ее к позициям (номерам) временного интервала, т.е. в одной ячейке будет находиться информация, принадлежащая позиции ai, в другой адресной ячейке - ИНфОрМаЦИЯ ПОЗИЦИИ 32, И В

0 соответствующей адресной ячейке - синх- рокомбинация, которая обнаруживается в результате сравнения содержимого каждой адресной ячейки с эталоном.

Пример реализации мультиплексора 2

5 представлен на фиг.ба, а на фиг.бб дана программа управления его работой для четырех разрядов. Под длиной на фиг.бб подразумевается количество информационных разрядов, пропускаемых мультиплексором

0 2 на блок 3 сравнения. Остальные разряды будут представлены логическими нулями.

Блок 6 управления состоит из генератора 10, счетчика 11, дешифратора 12 и элемента И 13. Выход младших разрядов

5 счетчика 11 поступает на дешифратор 12, на выходах которого формируются управляющие импульсы, а выходы старших разрядов счетчика 11 задают номер канала. Импульс управления (Т4) и сигнал Запрос с выхода блока 5 опроса каналов поступают на соответствующие входы элемента И 13, выход которого является четвертым выходом блока 6 и выходом сигнала отбора устройства.

На фиг.9 представлена структурная схема блока 5 опроса каналов. Она состоит из тактовых триггеров 14, информационных триггеров 15, мультиплексоров 16 и 17, дешифратора 18 и формирователей 19 короткого импульса. По фронту сопровождающего тактового импульса (фиг.86) триггер 14 данного канала устанавливается в состояние лог. 1. Выход этого триггера по тактовому входу управляет триггером 15 того же канала. По фронту сигнала на С-входе триггер 15 воспринимает значе- ние входного информационного бита. По адресуопрашиваемогоканаламультиплексорами 16 и 17 производится коммутация выходов соответствующих триггеров на выходы блока 5. Наличие сиг- нала Запрос (в опрашиваемом канале взведен триггер 14 по поступившему тактовому импульсу) говорит о том, что по данному каналу в устройстве имеется информация, требующая обработки. Обну- ление триггеров 14 и 15 каждого канала производится при переходе к следующему каналу сигналом с выхода дешифратора 18, укороченным соответствующим формирователем 19.

При сравнении с известным предлагаемое устройство позволяет на одном и том же оборудовании производить обработку информации, поступающей от нескольких источников, организованных по принципу битового временного уплотнения, что приводит к уменьшению аппаратных затрат.

Формул а изобретения

Устройство цикловой синхронизации, содержащее последовательно соединенные регистр сдвига и блок памяти, последовательно соединенные регистр эталона и блок сравнения, а также мультиплексор, счетчик

Номер

управляющего импульса

Чтение из блока 7 в регистр 4 и счетчик 8

Чтение из блока 7 в регистр 1

Сдвиг информации в регистре 1

Отбор результата сравнения

Запись содержимого регистра 1 в блок 7

Прибавление 1 к содержимому счетчика 8

Запись содержимого счетчика 8 в блок 7

бит и блок управления, отличающееся тем, что, с целью расширения функциональных возможностей путем обработки многоканальных сигналов с временным побитным уплотнением, поступающих от нескольких источников,введен блок опроса каналов, при этом информационный выход блока опроса каналов соединен с информационным входом регистра сдвига, управляющий вход которого соединен с выходом сигнала запроса блока опроса каналов, с входом блока управления и с разрешающим входом счетчика бит, выходы которого соединены с адресными входами блока памяти, к входу сигнала Номер канала которого и к входу сигнала Номер канала блока опроса каналов подключен соответствующий выход блока управления, первый управляющий выход которого соединен с управляющими входами параллельной записи счетчика бит и регистра эталона, другие выходы которого соединены с управляющими входами мультиплексора, к входам которого подключены выходы регистра сдвига, а выходы мультиплексора соединены с другими входами блока сравнения, выходы блока памяти соединены с входами параллельной информации регистра эталона, регистра сдвига и счетчика бит, к счетному входу которого подключен соответствующий выход блока управления, другие выходы которого соединены соответственно с первым и вторым управляющими входами записи блока памяти и с управляющим входом параллельной записи и с управляющим входом сдвига регистра сдвига, причем информационные входы и тактовые входы блока опроса каналов и выход блока сравнения являются соответственно информационными, тактовыми входами и выходом устройства, выходами Номер канала и Отбор информации которого являются соответствующие выходы блока управления.

Выполняемая операция

От блока

Временный

Номер

временного

интербаАО.

1

;; :/::;к;

L

i

а

Фиг. 2

г

КблокамЩив

Длина наибольшей шнхрокомбинации.

41 II

З

11

Фиг.3

К 5локу J К блоку

J

™1

/MVУ Т Т

1Ыbli От блока 7

Рг

ФигЛ

а

XJ

О

н

Мх 9.1

Ґ2

52

У

yj

7

От блока 5

™1

ОтРП

Х2

х;

.От блока 4

л

JT

ж

//х 5J

W

А4

W

П

//

t.5

77

11

т..тб

L

/J

Фиг. 6