Устройство цикловой синхронизации Советский патент 1992 года по МПК H04L7/08 H04J3/06 

Устройство относится к технике передачи дискретной информации, в частности к устройствам синхронизации по циклам и кадрам.

Цель изобретения - расширение функциональных возможностей путем обработки многоканальных сигналов со знаковым уплотнением, поступающих от нескольких источников.

Структурная схема устройства приведена на фиг. 1; на фиг. 2 - программа работы устройства; на фиг. 3 - организация блока памяти; на фиг. 4 - структурная схема регистра эталона; на фиг. 5 - блок-схема мультиплексора и программа управления его работой; на фиг. 6 - структурная схема блока управления; на фиг. 7 - временная диаграмма входного сигнала и импульсов управления; на фиг. 8 - структурная схема блока опроса каналов.

Устройство содержит регистр 1 сдвига, мультиплексор 2, блок 3 сравнения, регистр 4 эталона, блок 5 опроса каналов, блок 6

управления и блок 7 памяти. Мультиплексор 2 содержит битовые коммутаторы 8. Блок 6 управления содержит генератор 9, счетчик 10. дешифратор 11 и элемент И 12 Блок 5 опроса каналов содержит триггеры 13.1- I3.n и 14 1-14 п мультиплексоры 15, 16. дешифратор 17 и формирователи коротких импульсов 18 1-18 п.

Устройство производит опрос входных каналов со знаковой структурой цикла информации и поиск в каждом канале синхро- комбинации. Для каждого канала синхрокомбинации может иметь свое значение и разрядность.

Устройство работает следующим образом.

Перед началом работы производится нулевая начальная установка всех блоков и элементов устройства. В блок 7 памяти в область хранения эталона производится запись эталонных искомых синхрокомбинации и их длин в соответствии с номером канала Цепи установления начальных уело(Л

с

4 CJ О

2

ы

вий и занесения настроечных данных, а также цепи синхронизации не показаны.

Блок 5 опроса с помощью тактовых импульсов производит побитную регистрацию входной информации на триггерах 14 независимо по каждому каналу. По номеру канала, поступающему от блока управления 6, на выход блока 6 подается зарегистрированное значение информационного бита сигнала Запрос, который формируется по тактовому импульсу, сопровождающему информационный бит. Наличие сигнала Запрос свидетельствует о том, что на вход устройства по данному каналу поступил очередной информационный бит.

Блок 6 управления на каждом цикле обработки информации одного канала формирует четные управляющие импульсы (фиг. 6 и 7). В начале цикла обработки блок б устанавливает адрес очередного канала. По управляющему импульсу TI, действующему на первом входе блока 6, в регистр 4 заносятся значения эталонной синхрокомбинации опрашиваемого канала и ее длина из области хранения эталона блока 7 памяти. Длина регистра 4 составляет (Р+А) бит, где Р - разрядность максимальной синхрокомбинации, А - количество разрядов, в которые записывается код длины комбинации. Одновременно из области хранения входной информации блока 7 производится чтение информации, накопленной по данному каналу. Считанная информация заносится в регистр сдвига 1,разрядность которого равна Р.

По управляющему импульсу Т2 при наличии сигнала запроса от блока 5 производится сдвиг содержимого регистра 1 на один разряд и запись в него очередного входного бита из блока 5.

Мультиплексор 2 подключает ко входам блока 3 сравнения то количество разрядов регистра 1, которое было задано настроечным словом, записанным в младших разрядах регистра эталона 4. На другую группу входов блока 3 со старших разрядов регистра 4 поступает эталонная синхрокомбина- ция.

При обнаружении синхрокомбинации блок 3 подает на выход устройства импульс сравнения. Момент отбора результата поиска определяется по сигналу Отбор, формируемому управляющим импульсом Тз. Формирование импульса Тз в блоке 6 управления производится только при наличии управляющего сигнала Запрос от блока 5. Принадлежность результата поиска определяется на выходе устройства по номеру канала, поступающего от блока 6,

Затем по управляющему импульсу Т4 по адресу этого же канала в блок 7 памяти записывается содержимое регистра 1.

Затем блок 6 управления меняет номер

канала и программа работы устройства (фиг. 2) повторяется, но уже с данными нового канала,

В случае отсутствия сигнала Запрос работа устройства по данному каналу сводится к чтению накопленных данных и настроечных данных в соответствующие регистры и последующему занесению-их обратно в блок памяти, т.е. происходит сохранение накопленных данных.

Чтобы избежать потерь входной информации, время обработки всех каналов должно быть меньше наименьшей длительности информационного бита самого скоростного канала. Таким образом осуществляется

многоканальная обработка сигналов с синх- рокодами в виде знака.

На фиг.З представлена структура организации блока памяти 7. Весь объем блока памяти делится на область хранения входной информации и область хранения эталона (эталонной синхрокомбинации и ее длины). Разделение этой информации производится соответствующей разрядностью, а разделение информации каналов задается

соответствующей адресацией. Область хранения эталона используется только в режиме чтения.

На фиг.ба представлена структурная схема мультиплексора 2, на фиг. 5,6 - программа его работы. Под длиной здесь подразумевается количество информационных пазрядов, пропускаемых мультиплексором 2 на блок сравнения, остальные разряды будут лог. нулями, соответственно записывается и настроечное слово в блок памяти. Мультиплексор имеет четыре разряда и состоит из битовых коммутаторов 8.

На фиг. 6 представлена структурная схема блока 6 управления, состоящего из генератора 9, счетчика 10, дешифратора 11 и элемента И 12, причем выход младших разрядов счетчика 10 подключен к дешифратору 11, на выходах которого формируются управляющие импульсы, а выходы старших

разрядов счетчика 10 являются выходом номера канала. Третий импульс управления и сигнал Запрос с выхода блока 5-опроса каналов поступает на соответствующие входы элемента И 12, выход которого является

выходом отбора информации устройства.

На фиг. 7 представлены временные диаграммы входного сигнала: а - информаци- онный бит, б - тактовый импульс и управляющие импульсы блока 6 управления; в, г, д, е - соответственно импульсы Т-|-Т4 управления.

По перепаду 0-1 сопровождающего тактового импульса триггер 13 данного канала устанавливается в состояние лог. 1. Выходной сигнал этого триггера по тактовому входу управляет триггером 14 этого же входного канала. По перепаду 0-1 на выходе тактового триггера 13 триггер 14 устанавливается в состояние входного информационного сигнала, т.е. производится регистрация информационного значения данного входного канала. По адресу опрашиваемого канала мультиплексорами 15 и 16 производится коммутация значений соответствующих триггеров (установленных в значениях входного сигнала, т.е. информационного и тактового значений) на выходы блока. Наличие сигнала Запрос (взведен триггер 13 по поступившему тактовому импульсу) по данному каналу говорит о том, что в устройстве содержится по данному каналу информация, требующая обработки и поступающая на выход блока через мультиплексор 15. Обнуление информационного триггера 14 и тактового триггера 13-одного канала производится при переходе к следующему.

Применение изобретения позволяет сократить объем оборудования по каждому каналу по сравнению с устройством-прототипом за счет применения блока памяти для накопления информации и хранения эталонных синхрокомбинаций.

Формула изобретения Устройство цикловой синхронизации, содержащее последовательно соединенные регистр сдвига и блок памяти, последо0

5

0

5

0

5

0

вательно соединенные регистр эталона и блок сравнения, а также мультиплексор и блок управления, отличающееся тем, что, с целью расширения функциональных возможностей путем обработки многоканальных сигналов со знаковым уплотнением, поступающих от нескольких источников, введен блок опроса каналов, при этом информационный выход блока опроса каналов соединен с информационным входом регистра сдвига, управляющий вход которого соединен с выходом сигнала запроса блока опроса каналов и со входом блока управления, выход сигнала Номер канала которого соединен с адресными входами блока опроса каналов и блока памяти, выходы блока памяти соединены с входами параллельной информации регистра сдвига и регистра эталона, другие выходы регистра эталона соединены с управляющими входами мультиплексора, ко входам которого подключены выходы регистра сдвига, а выходы мультиплексора соединены с другими входами блока сравнения, первый выход блока управления соединен с управляющими входами параллельной записи регистра эталона и регистра сдвига, управляющий вход сдвига регистра соединен со вторым выходом блока управления, третий выход которого соединен с входом чтения) запись блока, причем информационные входы и тактовые входы блока опроса каналов и информационный выход блока сравнения являются соответственно информационными, тактовыми входами и информационным выходом устройства, выходами сигнала отбора информации и номера канала которого являются соответствующие выходы блока управления

Фиг.1

Изобретение относится к технике передачи дискретной информации. Цель изобретения - упрощение устройства. Устройство содержит регистр сдвига 1, мультиплексор 2, блок 3 сравнения, регистр 4 эталона, блок 5 опроса каналов, блок 6 управления. Устройство позволяет на одном и том же оборудовании производить обработку информации, поступающей от нескольких источников, организованных по принципу байтового временного уплотнения, что приводит к достижению поставленной цели. 8 ил.

Фиг. 2

От блока д От блока 1

11

Область

хранения

бшнои

информации

фиг.} К$локам1и4

КдлокуЗ

КЗлокд

3 I

Область хранения эталона

Adpec

От&покаб

I

3 I

Отйлока

7

Фив. 4

Х4

XJ

f

Т7

л

/ /

м

Ґi

У4

% VJ

/Г $локуд

4W

xz

Х1

з

от PJ4

0

v

/

/ п

/

У А

.

/,ij

i 2

У/

У

У1

г. 5