Логический элемент на переключении тока Советский патент 1992 года по МПК H03K19/86 

Изобретение относится к импульсной технике, в частности к логическим элементам на переключении тока, и может быть использовано в сверхскоростных интегральных схемах для построения комбинационной части логических схем.

В ряде случаев при построении ЭСЛ элемента, выполненного на двух уровнях переключения тока, требуется реализовать функцию F(Xi, X2, Хз) XiX2X3 + XlUzXa, причем задержка переключения от любой

переменной при этом должна быть минимальна.

Известен метод построения функций трех переменных на одном переключаемом токе при трех ярусах его переключения 1, однако задержка сигнала, подаваемого на нижний ярус, оказывается значительно больше задержки прохождения сигнала, подаваемого на верхний ярус.

Кроме того, значительное число БМК ЭСЛ-типа ориентировано на два уровня пеvi ю со

ON

О 00

реключения тока, что также заставляет ограничиваться двумя уровнями.

Известны элементы 2, выполненные на двух и более токовых ключах с двумя уровнями переключения тока, причем максимальная задержка таких элементов примерно равна задержке одного токового ключа.

Однако в элементе, построенном данным образом, через резистор, формирующий логический перепад, может одновременно протекать 0, 1, 2 и более токов токовых ключей. Для стабилизации уровня логического нуля в элемент введен параллельно резистору ограничительный диод, что, однако, не позволяет сохранять достаточно стабильный уровень логического нуля в схеме и приводит к увеличению задержки.

Наиболее близким по технической сущности к предложенному является элемент, реализующий функцию F(Xi, X2) XiX2 на двух уровнях переключения тока, т.е. функцию, являющуюся частным случаем требуемой при Хз 0.

Недостатком этого элемента является невозможность реализации функции F(Xi, Ха, Хз) ХтХ2Хз + X1X2X3 от трех переменных, каждая из которых отлична от const.

Целью изобретения является расширение функциональных возможностей логического элемента на переключении тока путем реализации функции трех переменных.

Поставленная цель достигается тем, что в логический элемент на переключении тока, содержащий пять транзисторов, резистор, два источника тока, две шины опорного напряжения, два входа и выход, причем первый и второй транзисторы выполнены с объединенными эмиттерами, которые подключены к первому источнику тока, коллектор первого транзистора соединен с эмиттерами третьего и четвертого транзисторов, база первого транзистора соединена с эмиттером пятого транзистора и со вторым источником тока, база второго - с первой шиной опорного напряжения, база четвертого транзистора подключена ко второй шине опорного напряжения, база пятого транзистора соединена с первым входом, база-третьего транзистора соединена со вторым входом, коллектор четвертого транзистора подключен к первому выводу резистора, коллектор третьего транзистора подключен к коллектору пятого транзистора и второму выводу резистора, согласно изобретению, введены девять дополнительных транзисторов, два дополнительных источника тока, третий вход, причем эмиттеры первого и второго дополнительных транзисторов соединены с первым дополи, гель- ным источником тока, коллектор первого дополнительного транзистора соединен с эмиттерами третьего, четвертого и пятого

дополнительных транзисторов, база первого дополнительного транзистора соединена с эмиттером шестого дополнительного транзистора и вторым дополнительным источником тока, база второго дополнительного транзистора - с первой шиной опорного напряжения, база третьего дополнительного транзистора - с базой седьмого дополнительного транзистора и с первым входом логического элемента, а коллектор с коллекторами пятого, восьмого дополнительных транзисторов и коллектором четвертого транзистора, база четвертого и восьмого дополнительных транзисторов соединены со второй шиной опорного напряжения, а коллектор четвертого дополнительного транзистора - с коллекторами шестого, седьмого и девятого дополнительных транзисторов, с коллекторами второго и третьего транзисторов, эмиттеры

восьмого и седьмого дополнительных транзисторов соединены с коллектором второго дополнительного транзистора, а эмиттер девятого дополнительного транзистора - с коллектором первого транзистора, база пятого дополнительного транзистора соединена со вторым входом элемента, а базы шестого и девятого дополнительных транзисторов - с третьим входом элемента. Предложенный логический элемент на

переключении тока обладает новизной и существенными отличиями. Введение дополнительных элементов, указанных в формуле изобретения, позволяет реализовать функцию F(Xi, X2, Хз) - XiX2X3 + XiX2X3, причем

через резистор протекает одновременно не более одного тока первого источника тока или первого дополнительного источника, и поэтому не требуется подключения ограничительного диода, а задержка практически

равна задержке элемента, реализующего функцию F(Xi, X2) XiX2.

Ни одного известного элемента, позволяющего реализовать аналогичную функцию аналогичным образом, нами не

обнаружено.

На чертеже представлена электрическая схема логического элемента на переключении тока, реализующего функцию

F(Xi, Ха, Хз) - XiXaXs + XiX2X3.

Логический элемент на переключении тока содержит пять транзисторов 1-5, резистор 6, два источника тока 7, 8, два шины 9, 10 опорного напряжения, два входа 11, 12 и

Изобретение относится к импульсной технике, в частности к логическим элементам на переключении тока, и может быть использовано в сверхскоростных интегральных схемах для построения комбинационной части логических схем. Цель изобретения - расширение функциональных возможностей логического элемента на переключении тока путем реализации функции трех переменных. Логический элемент на переключении тока содержит пять транзисторов, резистор, два источника тока, две шины опорного напряжения, три входа, выход, девять дополнительных транзисторов и два дополнительных источника тока. Введение девяти дополнительных транзисторов, двух дополнительных источников тока и третьего входа позволяет расширить функциональные возможности логического элемента за счет реализации функции трех переменных Y ХчХаХз + X-i&Xs при обеспечении максимального быстродействия и сохранении стабильности уровня логического нуля на выходе без использования диодного фиксатора потенциала. 1. ил. СО С