Логический элемент на переключении тока Советский патент 1992 года по МПК H03K19/86 

Изобретение относится к импульсной технике, в частности к логическим элементам на переключении тока, и может быть использовано в сверхскоростных интегральных схемах для построения комбинационной части логических схем.

В ряде случаев при построении ЭСЛ элемента, выполненного на двух уровнях переключения тока, требуется реализовать функцию (Xi, X2, Хз) Х1Х2Хз + Х-Г&Хз, причем задержка переключения от любой переменной при этом должна быть минимальна.

Известен метод построения функций трех переменных на одном переключаемом токе при трех ярусах его переключения, однако задержка сигнала, подаваемого на нижний ярус, оказывается значительно больше задержки прохождения сигнала, подаваемого на верхний ярус.

Кроме того, значительное число БМК ЭСЛ-типа ориентировано на два уровня пеVI

ю

GJ О О Ю

реключения тока, что также заставляет ограничиваться двумя уровнями.

Известны элементы 2, выполненные на двух и более токовых ключах, с двумя уровнями переключения тока, причем мак- симальная задержка таких схем примерно равна задержке одного токового ключа.

Однако в элементе, построенном данным образом, через резистор, формирующий логический перепад, может одновременно протекать 0, 1, 2 и более токов токовых ключей. Для стабилизации уровня логического нуля в элемент введен параллельно этому резистору ограничительный диод, что, однако, не позволяет со- хранять Достаточно стабильный уровень логического нуля и приводит к увеличению задержки.

Наиболее близким по технической сущности является элемент 3, реализующий функцию F(XiX2) XiX2 на двух уровнях переключения тока, т.е. формируют функцию, являющуюся частным случаем требуемой приХз 0.

Недостатком этого элемента является невозможность реализации функции Р(Х1Х2Хз) XiX2X3 + XiXaXs от трех переменных, каждая из которых отлична от const.

Целью изобретения является расшире- ние функциональных возможностей логиче- ского элемента на переключении тока путем реализации функции трех переменных.

Поставленная цель достигается тем, что в элемент на переключении тока, содержащий пять транзисторов, резистор, два ис- точника тока, две шины опорного напряжения, два входа и выход, причем первый и второй транзисторы выполнены с объединенными эмиттерами, которые подключены к первому источнику тока, коллек- тор первого транзистора соединен с эмиттерами третьего и четвертого транзисторов, база первого транзистора соединена с эмиттером пятого и со вторым источником тока, база второго - с первой шиной опорного напряжения, база четвертого транзистора подключена ко второй шине опорного напряжения, база пятого транзистора соединена с первым входом элемента, база третьего транзистора сое- динена со вторым входом элемента, коллектор четвертого транзистора подключен к коллектору второго транзистора, к первому выводу резистора и к выходу элемента, коллектор третьего транзистора подключен к коллектору пятого транзистора и второму выводу резистора, согласно изобретению, введены десять дополнительных транзисторов, два дополнительных источника тока, третий вход элемента, причем эмиттеры

первого и второго дополнительных транзисторов соединены с первым дополнительным источником тока, коллектор первого дополнительного транзистора соединен с эмиттерами третьего и четвертого дополнительных транзисторов, база первого допол- нительного транзистора соединена с эмиттером пятого дополнительного транзистора и вторым дополнительным источником тока, база второго дополнительного транзистора - с первой шиной опорного напряжения, база третьего дополнительного транзистора - с базами шестого и седьмого дополнительных транзисторов и с третьим входом элемента, а коллектор - с коллекторами восьмого дополнительного транзистора и коллектором четвертого транзистора, базы четвертого и восьмого дополнительных транзисторов соединены со второй шиной опорного напряжения, а коллектор четвертого дополнительного транзистора - с коллекторами второго, пятого, шестого, седьмого и девятого дополнительных тран- SHCtbjkm и кбллектором третьего транзистора, эмиттеры седьмого, восьмого и девятого допилнительных транзисторов соединены с коллектором десятого дополнительного транзистора, а эмиттер десятого дополнительного транзистора - с эмиттером первого транзистора, базы пятого и десятого дополнительных транзисторов соединены со вторым входом элемента, а база девятого дополнительного транзистора - с первым входом элемента, эмиттер шестого дополнительного транзистора соединен с эмиттером третьего транзистора.

Для реализации функции F(XiX2Xa) введен одиннадцатый дополнительный транзистор, эмиттер и коллектор которого соединены с эмиттером и коллектором соответственно пятого дополнительного транзистора, а база - с первым входом элемента.

Предложенный логический элемент на переключении тока обладает новизной и существенными отличиями, Введение дополнительных элементов, указанных в формуле изобретения, позволяет реализовать функцию Р(Х1Х2Хз) Х1Х2Хз + XiX2Xs, причем через резистор протекает одновременно не более одного тока первого источника тока или первого дополнительного источника тока, и поэтому не требуется подключения ограничительного диода, а задержка практически равна задержке схемь), реализующей функцию F(XiX2) ХчХа.

Кроме того, предложенный логический элемент позволяет реализовать дополнительно функцию F(XiX2Xs) . Для этого в элемент введен одиннадцатый

дополнительный транзистор с указанными в формуле связями.

Ни одного известного элемента, позволяющего реализовать аналогичную функцию аналогичным образом, нами не обнаружено.

На чертеже представлена электрическая схема логического элемента на переключении тока реализующего функции F(XiX2Xs) XiXaXs + Х1Х2Хз и F XT X2 Хз.

Логический элемент на переключении тока реализующий функцию F(XiX2Xs) ХтХ2Хз + Х1Х2Хз, содержит пять транзисторов 1-5, резистор 6, два источника тока 7, 8, две шины 9, 10 опорного напряжения, два входа 11, 12 и выход 13, причем первый и второй транзисторы 1, 2 выполнены с объединенными эмиттерами, которые подключены к первому источнику тока 7, коллектор первого транзистора 1 соединен с эмиттерами третьего и четвертого транзисторов 3, 4, база первого транзистора 1 соединена с эмиттером пятого транзистора 5 и со вторым источником тока 8, база второго транзистора 2-е первой шиной 9 опорного напряжения, база четвертого транзистора 4 подключена ко второй шине 10 опорного напряжения, база пятого транзистора 5 соединена с первым входом 11, база третьего транзистора 3 соединена со вторым входом 12, коллектор четвертого транзистора 4 подключен к коллектору второго транзистора 2, к первому выводу резистора б и к выходу 13, коллектор третьего транзистора 3 подключен к коллектору пятого транзистора 5 и второму выводу резистора 6.

Согласно изобретению, з схему введены десять дополнительных транзисторов 14-23, два дополнительных источника тока 24, 25, третий вход 26, причем эмиттеры первого и .второго дополнительных транзисторов 14,.15 соединены с первым дополнительным источником тока 24, коллектор первого дополнительного транзистора 14 соединен с эмиттерами третьего и четвертого дополнительных транзисторов 16, 17, база первого дополнительного транзистора 14 соединена с эмиттером пятого дополнительного транзистора 18 и вторым дополнительным источником тока 25, база второго дополнительного транзистора 15-с первой шиной опорного напряжения 9, база третьего дополнительного транзистора 16 - с базами шестого и седьмого дополнительных транзисторов 19, 20 и с третьим входом 26, а коллектор - с коллекторами восьмого дополнительного транзистора 21 и четвертого транзистора 4, базы четвертого и восьмого дополнительных транзисторов 17, 21 соединены со второй шиной 10 опорного напряжения, а коллектор четвертого дополнительного транзистора 17 - с коллекторами второго, пятого, шестого, седьмого, девятого дополнительных транзисторов 15,18,19,20,

22 и коллектором третьего транзистора 3, эмиттеры седьмого, восьмого и девятого дополнительных транзисторов 20, 21, 22 соединены с коллектором десятого дополнительного транзистора 23, а эмиттер десятого дополнительного транзистора 23 - с эмиттером первого транзистора 1, базы пятого и десятого дополнительных транзисторов 18, 23 соединены со вторым входом 12, а база девятого дополнительного транзистора 22 - с первым входом 11, эмиттер шестого дополнительного транзистора 19 соединен с эмиттером третьего транзистора 3.

Для реализации функции F Xi X2 Хз в

схему введен одиннадцатый дополнительный транзистор 27, эмиттер и коллектор которого соединен с эмиттером и коллектором соответственно пятого дополнительного транзистора 18, а база-с первым

входом 11.

Предложенный логический элемент на переключении тока функционирует следующим образом.

На входы 11, 12, 26 подаются сигналы,

соответствующие уровню логического нуля или единицы. В табл. 1 представлены пути протекания токов первого источника тока 7 (Ii) и дополнительного источника тока 24 (12) при различных комбинациях входных сигналов (всего комбинаций 23 8), а также значение на выходе 13 (когда один из токов протекает через резистор 6, на выходе 13 формируется уровень логического нуля, в противном случае -уровень логической единицы).

Как следует из табл. 1, элемент действительно реализует функцию F(XiX2Xs) XiXaXa + XiX2Xs, причем одновременно через резистор 6 протекает не более одного

тока (или Ii, или Ь), т.е. уровень логического нуля остается постоянным.

В табл. 2 представлено функционирование схемы, реализующей функцию F Xi X2 Хз. Таким образом, предложенный логический элемент по сравнению с известным позволяет реализовать функцию от трех переменных, т.е. расширить функциональные возможности, причем задержка остается практически равной задержке схемы, реализующей функцию от двух переменных.

Формула изобретения

Логический элемент на переключении тока, содержащий пять транзисторов, резистор, два источника тока, две шины опорного напряжения, два входа и выход, первый и второй транзисторы выполнены с объединенными эмиттерами, которые подключены к первому источнику тока, коллектор первого транзистора соединен с эмиттерами третьего и четвертого транзисторов, база первого транзистора соединена с эмиттером пятого и вторым источником тока, база второго - с первой шиной опорно- го напряжения, база четвертого транзистора подключена к второй шине опорного напряжения, база пятого транзистора соединена с первым входом элемента, база третьего транзистора соединена с вторым входом элемента, коллектор четвертого транзистора подключен к коллектору второго транзистора, к первому выводу резистора и к выходу элемента, коллектор третьего транзистора подключен к коллектору пятого транзистора и второму выводу резистора, о т л и ч а ю щ и и с я тем, что, с целью расширения функциональных возможностей, в элемент введены десять дополнительных транзисто- ров, два дополнительных источника тока, третий вход элемента, причем эмиттеры первого и второго дополнительных транзисторов соединены с первым дополнительным источником тока, коллектор первого дополнительного транзистора соединен с эмиттерами третьего и четвертого дополнительных транзисторов, база первого дополнительного транзистора соединена с эмиттером пятого дополнительного транзи- стора и вторым дополнительным источником

тока, база второго дополнительного транзистора - с первой шиной опорного напряжения, база третьего дополнительного транзистора - с базами шестого и седьмого дополнительных транзисторов и с третьим входом элемента, а коллектор - с коллектором восьмого дополнительного транзистора и коллектором четвертого транзистора, базы четвертого и восьмого дополнительных транзисторов соединены с второй шиной опорного напряжения, а коллектор четвертого дополнительного транзистора - с коллекторами второго, пятого, шестого, седьмого и девятого дополнительных транзисторов и коллектором третьего транзистора, эмиттеры седьмого, восьмого и девятого дополнительных транзисторов соединены с коллектором десятого дополнительного транзистора, а эмиттер десятого дополнительного транзистора - с эмиттером первого транзистора, базы пятого и десятого дополнительных транзисторов соединены со вторым входом элемента, а база девятого дополнительного транзистора - с первым входом элемента, эмиттер шестого дополнительного транзистора соединен с эмиттером третьего транзистора,

2, Логический элемент поп. 1,отличающийся тем, что введен одиннадцатый дополнительный транзистор, эмиттер и коллектор которого соединены с эмиттером и коллектором соответственно пятого дополнительного транзистора, а база - с первым входом элемента.

Изобретение относится к импульсной технике, в частности к логическим схемам на переключении тока, и может быть использовано в сверхскоростных интегральных схемах для построения комбинационной части логических схем. Цель изобретения - расширение функциональных возможностей логического элемента на переключении тока путем реализации функции трех переменных. Логический элемент на переключении тока содержит пять транзисторов, резистор, два источника тока, две шины опорного напряжения, два входа, выход, одиннадцать дополнительных транзисторов, два дополнительных источника тока и третий вход. Введение одиннадцати дополнительных транзисторов, двух дополнительных источников тока и третьего входа позволяет расширить функциональные возможности логического элемента за счет реализации функции трех переменных Y + +XiX2Xs или Yi Xi Ха Хз при обеспечении максимального быстродействия и сохранении стабильности уровня логического нуля на выходе без использования диодного фиксатора потенциалов. 2 п.ф-лы, 1 ил. СО с

Примечание: Протекание тока по пути коллектор эмиттер транзисторов с номером I обозначен как Л, а протекание тока через резистор 6- как R. Запись-Ti+Tj)- обозначает, что ток протекает параллельно через оба транзистооа ( после них он вновь складывается),

Таблица 1

1723669

10 Таблица 2