Многофункциональный логический модуль Советский патент 1992 года по МПК H03K19/94 

принципиальные схемы, выполненные на МОП-транзисторах элементов 2-2ИЛИ-ЗИ, 2-2ИЛИ-4И, НЕ, 2-4ИЛИ-2И, ИСКЛЮЧАЮЩЕЕ ИЛИ и ИЛИ-НЕ соответственно

Многофункциональный логический модуль (фиг 1) содержит выполненные на МОП-транзисторах два элемента НЕ 1 и 2, четыре элемента 2-2ИЛИ-ЗИ 3-6, два элемента 2-2ИЛИ-4И 7 и 8, элемент ИЛИ-НЕ 9, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 10, элемент 2-4ИЛИ-2И 11, четыре информационные шины 12-15, пять настроечных шин 16-20, выходную шину 21.

Элемент 2-2ИЛИ-ЗИ (фиг. 2) собран из пяти переключательных 22-26 и одном нагрузочном 27 МОП-транзисторах, включенных между шинами питания 28 и 29, к-я (,2,3,4,5) входная шина29+к элемента соединена с затвором транзистора 21+к, выходная шина 35 элемента соединена со стоком транзистора 27 (истоками транзисторов 23 и 25)

Элемент 2-2ИЛИ-4И (фи-. 3) собран на шести переключательных 36-41 и одном нагрузочном 42 транзисторах, включенных между шинами питания 43 и 44, 1-я (,26) входная шина 44-Н элемента соединена с затвором транзистора 35+I, выходная шина 51 элемента соединена со стоком транзистора 42 (истоками транзисторов 37 и 39).

Элемент НЕ (фиг. 4) собран на одном переключательном 52 и одном нагрузочном 53 транзисторах, включенных между шинами 54 и 55 питания входная шина 56 элемента соединена с затвором транзистора 52, выходная шина 57 элемента соединена со стоком транзистора 52 (истоком транзистора 53).

Элемент 2-4ИЛИ-2И (фиг. 5) собран на восьми переключательных 58-65 и одном нагрузочном 66 транзисторах, включенных между шинами 67 и 68 питания, s-я (, 28) входная шина 68+s элемента соединена с затвором транзистора 57+s, выходная шина 77 элемента соединена со стоком транзистора 66 (истоками транзисторов 59, 61, 63 и 65).

Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (фиг. 6) собран из трех переключательных 78-80 и двух нагрузочных 81 и 82 транзисторах, включенных между шинами 83 и 84 питания, первая 85 и вторая 86 входные шины элемента соединены соответственно с затворами транзисторов 85 и 86, выходная шина 87 элемента соединена со стоком транзистора 82 (истоком транзистора 79).

Элемент ИЛИ-НЕ (фиг. 7) собран на двух переключательных 88 и 89 и одном нагрузочном 90 транзисторах, включенных

между шинами 91 и 92 питания, первая 93 и вторая 94 входные шины элемента соединены соответственно с затворами транзисторов 88 и 89, выходная шина 95 элемента

соединена со стоками транзисторов 88 и 89 (с истоком транзистора 90).

Многофункциональный логический модуль работает следующим образом.

На информационные шины 12-15 под0 аются двоичные переменные х1, х2, хЗ, х4 (в произвольном порядке), на настроечные шины 16-20-сигналы настройки DO, U 1,112, U3 и U4 соответственно, значения которых принадлежат множеству {0,1}. На выходной

5 шине 21 реализуется значение с.б.ф. (x1. х2, хЗ, х4) на данном наборе значений переменных, которая определяется вектором настройки U(UO,U1,U2,U4).

В таблице представлены значения сиг0 налов настройки и соответствующие им дво- ичные номера (таблицы истинности) реализуемых модулем с.б.ф. четырех переменных.

Достоиством модуля являются простая

5 конструкция и высокое быстродействие. Так, для построения модуля необходимо 59 МОП-транзисторов (как это следует из фиг. 1-7) в то время как прототип при требует для своей реализации 80 МОП-транзисто0 ров. Быстродействие модуля определяется в основном задержкой распространения сигналов через три уровня логических элементов, а быстродействие прототипа (при ) определяется задержкой восьми уров5 ней логических элементов, Указанные преимущества приведут к высокой технико-экономической эффективности при реализации модуля современными интегральными технологиями.

0

Формула изобретения Многофункциональный логический модуль, выполненный на МОП-транзисторах и содержащий элемент ИСКЛЮЧАЮЩЕЕ

5 ИЛИ, отличающийся тем, что, с целью упрощения и повышения быстродействия, содержит элемент ИЛИ-НЕ, элемент 2- 4ИЛИ-2И, два элемента 2-2ИЛИ-4И, четыре элемента 2-2ИЛИ-ЗИ и два элемента НЕ,

0 входная шина первого из которых соединена с первой информационной шиной модуля, первой входной шиной i-ro (,2,3,4) элемента 2-2ИЛИ-ЗИ и первой входной шиной j-ro ) элемента 2-2ИЛИ-4И, а вы5 ходная шина соединена с второй входной шиной i-ro элемента 2-2ИЛИ-ЗИ и второй входной шиной j-ro элемента 2-2ИЛИ-4И, первая настроечная шина модуля соединена с третьей входной шиной первого элемента 2-2ИЛИ-ЗИ, четвертая входная шина

которого соединена с второй настроечной шиной модуля, третьей входной шиной второго элемента 2-2ИЛИ-ЗИ и третьей входной шиной третьего элемента 2-2ИЛИ-ЗИ, четвертая входная шина которого соединена с третьей настроечной шиной модуля. четвертой входной шиной второго элемента 2-2ИЛИ-ЗИ, третьей входной шиной четвертого элемента 2-2ИЛ И-ЗИ и третьей входной шиной первого элемента 2-2ИЛИ-4И, четвертая входная шина которого соединена с четвертой настроечной шиной модуля, четвертой входной шиной четвертого элемента 2-2ИЛИ-ЗИ и третьей входной шиной второго элемента 2-2ИЛИ-4И. четвертая входная шина которого соединена с пятой настроечной шиной модуля. 0+1) я информационная шина которого соединена с (+4)-й входной шиной j-го элемента 2-2И ЛИ-4И, j-й входной

шиной элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и j-й входной шиной элемента ИЛИ-НЕ, выходная шина которого соединена с пятой входной шиной (2j-lKo элемента 2-2ИЛИЗИ, выходная шина которого соединена с j-й входной шиной элемента 2-4ИЛИ-2И, (|+2)-я входная шина которого соединена с выходной шиной j-ro элемента 2-2ИЛИ-4И. пятая входная шина соединена с четвертой информационной шиной модуля и входной шиной второго элемента НЕ, выходная шина которого соединена с шестой входной шиной элемента 2-4ИЛИ-2М. выходная шина которого соединена с выходной шиной модуля, a ero{j+6H входная шина соединена с выходной шиной 2j-ro зяе«вита 2-2МЛИ-ЗИ, пятая входная шина которого соединена с выходной шиной элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

лф

&

щ

в

РП

ПГ х

а

гя

Пш нг

1 гпф

1 Мф