Устройство для поворота вектора Советский патент 1992 года по МПК G06F7/548 

ч со ы ел

ю

Изобретение относится к вычислительной технике и другим областям, связанным с необходимостью преобразования координат сигнала, например в устройствах регулирования фазы. Целью изобретения является упрощение устройства за счет уменьшения количества операций умножения при преобразовании. Поставленная цель достигается введением трех сумматоров и организацией новых связей. Устройство для поворота вектора содержит умножители 1-3, первый сумматор 4, первый вычитатель 5, входы 6, 8, 9, 13, выходы 7, 10, второй сумматор 11, третий сумматор 12, второй вычитатель 14. 2 ил.

Фиг. 2.

Изобретение относится к радиотехнике и другим областям, связанным с необходимостью преобразования координат сигнала, например, в устройствах регулирования фазы сигнала. Оно предназначено для формирования цифровых сигналов с требуемой фазой.

Известное устройство, содержащее четыре перемножителя и два сумматора, не обеспечивает достаточно высокую точность вычисления координат из-за низкой разрядности регулируемых сигналов, обусловленной большим количеством операций умножения.

Цифровой фазовращатель, являющийся прототипом, структурная схема которого приведена на фиг. 1, содержит первый и второй перемножители 2 и 3, первые входы которых являются первым входом 1 устройства. Первые входы третьего и четвертого перемножителей 5 и 6 являются вторым входом 4 устройства. Вторые входы второго и третьего перемножителей 3 и 5 являются четвертым входом 8 устройства, вторые входы первого 2 и четвертого 6 перемножителей являются третьим входом 7 устройства. Выходы первого и третьего перемножителей 2 и 5 соединены с соответствующими входами сумматора 9, выход которого является первым выходом устройства. Выходы второго 3 и четвертого 6 перемножителей соединены с соответствующими входами вычитателя 11, выход которого является вторым выходом 12 устройства.

Недостатком известного устройства является достаточная сложность его технической реализации.

Цель изобретения - упрощение устройства за счет уменьшения количества операций умножения при преобразовании.

Устройство содержит три умножителя, первый сумматор, первый вычитатель, причем вход значения первой координаты вектора устройства соединен с входом первого сомножителя первого умножителя, выход которого соединен с входом первого слагаемого первого сумматора, выход которого соединен с выходом первой координаты вектора устройства, вход значения синуса фазы вектора которого соединен с входом первого сомножителя второго умножителя. Вход значения косинуса фазы вектора устройства соединен с входом первого сомножителя третьего умножения, выходы второго и третьего умножителей соединены с входом вычитаемого первого вычитателя и входом второго слагаемого первого сумматора соответственно. Выход первого еычи- тателя соединен с выходом значения второй координаты вектора устройства. В устройство дополнительно введены два сумматора и второй вычитатель, причем вход значения первой координаты вектора устройства соединен с входом первого слагаемого второго

сумматора и входом уменьшаемого второго вычитателя, входы значений синуса и косинуса фазы вектора устройства соединены с входами соответственно первого и второго слагаемых третьего сумматора. Вход значе0 ния второй координаты вектора устройства соединен с входом вычитаемого второго вычитателя и входом второго слагаемого второго сумматора, выход которого соединен с входом второго сомножителя, третьего ум5 ножителя, выход первого умножителя соединен с входом уменьшаемого первого вычитателя. Выходы третьего сумматора и второго вычитателя соединены с входами вторых сомножителей соответственно пер0 вого и второго умножителей.

На фиг.2 представлена структурная электрическая схема устройства для поворота вектора, содержащего три умножителя 1, 2 и 3, первый сумматор 4, первый вычита5 тель 5, причем вход 6 значения первой координаты вектора устройства соединен с входом первого сомножителя первого умножителя 1, выход которого соединен с входом первого слагаемого первого сумматора 4,

0 выход которого соединен с выходом 7 первой координаты вектора устройства, вход 8 значения синуса фазы вектора которого соединен с входом первого сомножителя второго умножителя 2. Вход 9 значения

5 косинуса фазы вектора устройства соединен с входом первого сомножителя третьего умножителя 3, выходы второго и третьего умножителей 2 и 3 соединены с входом вычитаемого первого вычитателя 5 и входом

0 второго слагаемого первого сумматора 4 соответственно, выход первого вычитателя 5 соединен с выходом значения второй координаты вектора устройства.

Кроме того устройство для поворота

5 вектора содержит два сумматора 11 и 12 и второй вычитатель 13, причем вход б значения первой координаты вектора устройства соединен с входом первого слагаемого второго сумматора 11 и входом уменьшаемого

0 второго вычитателя 14, входы значений синуса м косинуса фазы вектора устройства соединены с входами соответственно первого и второго слагаемых третьего сумматора 12. Вход значения второй координаты 13

5 вектора устройства соединен с входом вычитаемого второго вычитателя 14 и входом второго слагаемого второго сумматора 11, выход которого соединен с входом второго сомножителя третьего умножителя 3, выход первого умножителя 1 соединен с входом

уменьшаемого первого вычитателя 5, выходы третьего сумматора 12 и второго вычитателя 14 соединены с входами вторых сомножителей соответственно первого и второго умножителей 1 и 2.5

Устройство для поворота вектора работает следующим образом. Сигналы, поступающие на входы 6, 13, 9 и 8 устройства (см,фиг.2), также как и сигналы, поступающие на входы 1,4,7 и 8 устройства-прототи- 10 па (см.фиг.1), представлены в виде многоразрядных чисел.

В устройстве-прототипе координаты преобразованного сигнала на выходах 10 и 12 (фиг.1) формируются по известному из 15 аналитической геометрии правилу преобразования координат вектора:

M(nT)a(nT)cos p (nT)+b(nT)sinp(nT) N(nT)a(nT) sin p (nT) - b(nT) cos #(nT) (1) где а(пТ), Ь(пТ) - координаты исходного сиг- 20 нала;

р (пТ) угол, на который осуществляется поворот вектора;

Т - период поступления сигналов на входы устройства;25

п - порядковый номер сигналов, поступающих на входы устройства,

Как следует из формул (1) для формирования координат сигналов М(пТ) и N(nT) необходимо выполнить 4 операции 30 умножения и две операции алгебраического сложения. Известно, что время выполнения операции умножения многоразрядных чисел существенно больше времени суммирования таких же чисел. В предлагаемом 35 устройстве использован алгоритм преобразования координат вектора, позволяющий на 25% уменьшить количество операций умножения.

Преобразуем выражение(1) следующим 40 образом

M(nT)a(nT)cos p (пТ}+ р(пТ) - sin p(nT)a(nT)-b(nT) N(nT)a(nT)cos p(nT)+ +Slnp(nT)-cos #nT)a(nT)+b(nT)l(2) 45

Сравнивая (1) и (2) видим, что для формирования сигналов М(пТ) и N(nT) в соответствии с выражением (2) требуется на 25% меньше количества операций умножения по 50 сравнению с формированием этих же сигналов в соответствии с выражением (1), Идентичность результатов в (1) и (2) легко подтверждается путем раскрытия скобок в (2).55

Структурная схема устройства (см.фиг.2) позволяет реализовать выражения (2). На первом 7 и втором 10 выходах устройства формируются координаты сигналов М(пТ) и N(nT) соответственно, согласно выражению (2).

Целесообразность и предпочтительность предлагаемого устройства для поворота вектора можно проиллюстрировать следующими примерами.

В случае, если устройство для поворота вектора реализовано аппаратурным образом, то умножители 1.J2. 3 можно реализовать аналогично тому, как это описано в книге Л.Рабинер, Б.Гоулд. Теория и применение цифровой обработки сигналов. Мир. М.: 1978, с.568-580. Тогда время, необходимое для осуществления одной операции умножения, определяется по формулам (8.12) или (8.13) указанной книги, оно существенно зависит от количества разрядов, аппроксимирующих соответствующие сигналы (увеличивается при увеличении количества разрядов) и значительно превышает время, необходимое для выполнения операции суммирования.

В случае, если предлагаемое устройство выполнено на программных принципах, например с использованием микропроцессоров, то в соответствии с данными, приведенными в книге Ю-Чжен ЛЮ, Г.Гиб- сон. Микропроцессоры семейства 8086/8088. М.: Радио и связь, 1987, с.52-54, для реализации одной операции умножения требуется от 70 до 160 элементарных операций, а для реализации одного суммирования требуется от 3 до 17 элементарных операций в зависимости от количества разрядных чисел, отображающих сигналы на входах соответствующего устройства.

Следовательно, посредством устройства для поворота вектора можно уменьшить время, необходимое для формирования сигналов М(лТ) и N(nT), или, сохранив время формирования этих сигналов, увеличить разрядность чисел, отображающих сигналы на входах 6, 13, 9 и 8, что естественно обеспечивает повышение точности изменения фазы.

Формула изобретения Устройство для поворота вектора, содержащее три умножителя, первый сумматор, первый вычитатель, причем вход значения первой координаты вектора устройства соединен с входом первого сомножителя первого умножителя, выход которого соединен с входом первого слагаемого первого сумматора, выход которого соединен с выходом первой координаты вектора устройства, вход значения синуса фазы вектора которого соединен с входом первого сомножителя второго умножителя, вход значения косинуса фазы вектора устройства соединен с входом первого сомножителя третьего умножителя, выходы второго и третьего умножителей соединены с входом вычитаемого первого вычитателя и входом второго слагаемого первого сумматора соответственно, выход первого вычитателя соединен с выходом значения второй координаты вектора устройства, отличающееся тем, что, с цеяею упрощения устройства за счет уменьшения количества операций умножения при преобразовании, в него введены два сумматора и второй вы- читатель, причем вход значения первой координаты вектора устройства соединен с входом первого слагаемого второго сумматора и входом уменьшаемого второго вычиЈ Sift ffrtf

тателя, входы значений синуса и косинуса фазы вектора устройства соединены с входами соответственно первого и второго слагаемых третьего сумматора, вход значения

второй координаты вектора устройства соединен с входом вычитаемого второго вычитателя и входом второго слагаемого второго сумматора, выход которого соединен с входом второго сомножителя третьего умножителя, выход первого умножителя соединен с входом уменьшаемого первого вычитателя, выходы третьего сумматора второго вычитателя соединены с входами вторых сомножителей соответственно первого и второго

умножителей.