Устройство для контроля последовательности прохождения сигналов Советский патент 1992 года по МПК G06F11/16 H03K5/19 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля последовательности потенциальных сигналов.

Известно устройство для контроля последовательности прохождения сигналов, содержащее триггеры, элементы И-НЕ, НЕ

1.

Недостаток известного устройства заключается в низкой информативности, обусловленной невозможностью определения признака (адреса, номера) сбойного сигнала.

Наиболее близким к предлагаемому по технической сущности является устройство для контроля последовательности прохождения сигналов, содержащее триггеры, элементы ИЛИ, И-НЕ, НЕ, формирователи импульсоа, элементы задержки, сдвигающий регистр, блок сравнения 2.

В случае контроля известным устройством последовательности потенциальных

сигналов, неизменяющихся в процессе контроля, оно не обнаруживает сброс (пропадание) сигналов в процессе контроля Кроме того, посяе обнаружения ошибки очередности сигналов и восстановлении правильной очередности сигналов известное устройство не обеспечивает продолжение контроля данной последовательности сигналов, т.к. в нем требуется установка всех элементов в исходное состояние и повторный ввод контролируемой последовательности сигналов, что ограничивает его Функциональные возможности. Кроме того, в известном устройстве не формируется признак сигнала, вызвавшего ошибку очередности или пропадания (его номер, адрес и т.п), что ограничивает информативные возможности известного устройства.

Цель изобретения - расширение функциональных возможностей за счет обнаружения пропадания контролируемых сигналов и расширение информативных

сл

С

-А 4

00

4

Ю

00

возможностей устройства путем формирования номера сбойного сигнала в процессе контроля последовательности потенциальных сигналов.

Поставленная цель достигается тем, что в устройство для контроля последовательности прохождения сигналов, содержащее группу элементов И, первый элемент ИЛИ, выход которого соединен с тактовым вхо- дочм Т5д вйгаТощего регистра, вход установки в нуль которбго соединен с вТоДо м начальной установки устройства, информационный вход - с шиной логической единицы устройства, первый элемент НЕ, выход которого соединен с первым входом первого элемента И, второй элемент НЕ, второй элемент И, в него введены группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, группа элементов НЕ, второй элемент ИЛИ, счетчик, мультиплексор, причем информационные входы устройства соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, выходы которых соединены с входами втбрбго элемента ИЛИ и первыми входами соответствующих элементов И группы, выходы которых соединены с входами первого элемента ИЛИ и первой группой информационных входов мультиплексора, вторая группа информационных входов которого соединена с выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вторые входы которых соединены с выходами соответствующих разрядов сдвигающего регистра, выход последнего разряда которого является выходом сигнала окончания контроля устройства, выход первого элемента ИЛИ соединен с входом первого элемента НЕ и с первым входом второго элемента И, выход второго элемента ИЛИ соединен с третьим входом первого элемента И и через второй элемент НЕ - с входом установки в нуль счетчика, счетный вход которого соединен с тактовым входом устройства, управляющий вход - с выходом мультиплексора и вторыми входами первого и второго эпементов И, выходы которых соединены соответственно с выходами сигналов ошибки сброса и ошибки очередности устройства, а выходы старших разрядов счетчика соединены с адресными входами мультиплексора и адресными выходами устройства.

Функциональная схема устройства приведена на фиг. 1, временные диаграммы его работы - на фиг. 2.

Устройство содержит вход 1 начальной установки, входы 2 контролируемых потенциальных сигналов, вход 3 тактовых импульсов, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 4, группу элементов НЕ 5. группу элементов И 6, первый элемент ИЛИ 7, второй элемент ИЛИ 8, сдвигающий регистр 9, мультиплексор 10, счетчик 11, первый элемент НЕ 12, второй элемент НЕ 13, первый

элемент И 14, второй элемент И 15.

Все элементы устройства могут быть выполнены, например, на микросхемах 564-й серии.

Вход 1 соединен с входом сброса реги0 стра 9, выходы которого соединены с вторыми входами соответствующих элементов 4 и через элементы НЕ 5 -с входами элементов И 6. Первые входы элементов 4 являются входами 2 сигналов. Выходы элементов 4

5 соединены с входами соответствующих элементов И 6, элементом ИЛИ 8 и группой первых входов мультиплексора 10. Выходы элементов И б соединены с другой группой входов мультиплексора 10 и с элементом

0 ИЛИ 7, выход которого соединен с тактовым входом регистра 9, D-вход которого соединен с щиной лог. 1. Выход элемента ИЛИ

7соединен с элементом И 15 и через элемент НЕ 12 - с элементом И 14, Выход

5 мультиплексора 10 соединен с управляющим входом счетчика 11, счетный вход которого соединен с входом 3, и с выходами элементов И 14, И 15. Выход элемента ИЛИ

8соединен с элементом И 14 и через эле- 0 мент НЕ 13 с входом сброса счетчика 11,

выходы старших разрядов которого соединены с адресными входами мультиплексора 10 и адресными выходами устройства. Выход m-ro разряда регистра 9 и выходы эле5 ментов И 14, 15 являются соответственно выходами окончания контроля, ошибки сброса и ошибки очередности сигналов устройства.

Устройство работает следующим обра0 зом. „

Контролируемые сигналы в виде единичных потенциальных сигналов в определенной очередности подаются на входы 2 соответствующих элементов ИСКЛЮЧАЮ5 ЩЕЕ ИЛ И 4, причем после поступления единичное состояние этих сигналов должно сохраняться на входах 2 до окончания процесса контроля. Контролируемые сигналы подаются следующим образом: сигнал, по0 ступающий первым, - на вход 2-1, сигнал, поступающий вторым, - на вход 2-2, и т.д., сигнал, поступающий п-м, - на вход 2-п. Перед началом контроля сигнал начальной установки 1 устанавливает в нулевое поло5 жение регистр 9. При этом на входах элементов 4 совпадают нулевые сигналы, на выходах элементов 4 и на выходе элемента ИЛИ 8 также устанавливаются нулевые сигналы. На выходе элемента НЕ 13 устанавливается единичный сигнал, который

удерживает счетчик 11 в нулевом положении. Первый сигнал 2-1 последовательности вызывает рассогласование сигналов на входе элемента 4-1, на выходе которого формируется единичный сигнал. Этот сиг- нал через элементы ИЛИ 8, НЕ 13, снимает единичный сигнал с входа сброса счетчика 11, который включается в режим счета тактовых импульсов 3. Одновременно сигнал элемента 4-1 проходит через элемент И 6-1, подготовленный к открытию единичным сигналом элемента НЕ 5-1, на элемент ИЛИ 7. Фронтом сигнала с выхода элемента ИЛИ 7 в регистре 9 производится сдвиг на один шаг сигнала лог, 1, установленного постоянно на D-входе этого регистра, и формируется единичный сигнал на выходе первого разряда регистра 9. Этот сигнал через элемент НЕ 5-1 закрывает элемент И 6-1 и подается на второй вход элемента 4-1, на входах которого теперь совпадают единичные сигналы. При этом на выходе элемента 4-1 устанавливается нулевой сигнал и через элементы ИЛИ 8, НЕ 13, счетчик 11 снова устанавливается в нулевое положе- ние. Счетчик 11 выполняет функции таймера и формирователя адресов для мультиплексора 10, адреса формируются старшими разрядами счетчика, Время заполнения счетчика 11 до начала формирова- ния адресов превышает время указанных выше переключений в устройстве в процессе контроля, поэтому при правильной очередности сигналов счетчик 11 не успевает начать формирование адресов и сбрасыва- ется в нулевое положение. Аналогично контролируются все последующие сигналы, поступающие по входам 2-2...2-п. При этом последовательно каждый из них сдвигает лог. 1 в регистре 9 на один шаг, на выходах регистра 9 формируются и сохраняются единичные сигналы, поступающие на соответствующие элементы ИСКЛЮЧАЮЩЕЕ ИЛИ А. После контроля последнего п-го сигнала на n-м выходе регистра 9 форми- руется сигнал, который подается на выход устройства и свидетельствует о завершении контроля данной последовательности сигналов.

При нарушении очередности поступле- ния сигналов устройство работает следующим образом, например, первым поступает сигнал по входу 2-п, при этом формируется единичный сигнал на выходе элемента 4-п. Этот сигнал через элементы ИЛИ 8, НЕ 13 включает счетчик 11, через элемент ИЛИ 8 подготавливает к открытию элемент И 14, а через элементы И 6-п, ИЛИ 7 сдвигает в регистре 9 сигнал лог. 1 на один шаг. На выходе первого разряда регистра 9 формируется единичный сигнал, который через элемент НЕ 5-1 закрывает элемент И 6-1 и подается на вход элемента 4-1. На входах этого элемента 4-1 сигналы рассогласованы и на его выходе формируется единичный сигнал, прохождение которого блокируется закрытым элементом И 6-1. Сигналы с выходов элементов 4-1, 4-п подаются на D- входы мультиплексора .10. Так как элемент И 6-п открыт, то сигнал с его-выхода через элементы ИЛИ 7, НЕ 12 закрывает элемент И 14 и подготавливает к открытию элемент И 15. Счетчик 11 производит счет тактовых импульсов 3 и заполняется до формирования адресов старшими разрядами, после чего начинает последовательно адресовать мультиплексор 10, который также последовательно подключается к выходам элементов И 6-1, 6-2, 6-п, а затем к выходам

элементов 4-1, 4-2 4-п в указанном

порядке. При подключении к выходу элемента И , где присутствует единичный сигнал;на выходе мультиплексора 10 также формируется единичный сигнал, который блокирует дальнейший счет импульсов 3 в счетчике 11 и открывает элемент И 15. При этом на выходах счетчика 11 установлен адрес n-го сигнала, нарушившего очередность поступления, а с выхода элемента И 15 выдается сигнал ошибки очередности. Дальнейшая работа устройства может быть продолжена после устранения причин ошибки. В случае восстановления правильной очередности сигналов сбрасывается сигнал 2-п и подается сигнал 2-1. При этом снимаются сигналы с выходов элементов 4- п, 4-1, на входах которых согласуются соответственно нулевые и единичные сигналы, При этом счетчик 11 устанавливается в нуль сигналом элемента НЕ 13, снимается сигнал блокировки с выхода мультиплексора 10 и сигнал ошибки с выхода элемента И 15, после чего устройство может продолжить контроль последующих сигналов. Аналогично работает устройстЁО при нарушении очередности поступления других сигналов.

При пропадании какого-либо ранее поступившего сигнала устройство работает следующим образом, например, сигналы 2- 1, 2-2 поступили в правильной последовательности, но после подачи сигнала 2-2 происходит сброс сигнала 2-1. До сброса сигнала 2-1 единичные сигналы с выходов первого и второго разрядов регистра 9 закрывают через элементы НЕ 5-1, 5-2, элементы И 6-1, 6-2, на входах элементов 4-1, 4-2 согласуются единичные сигналы, а на выходах элементов 4-1,4-2 устанавливаются нулевые сигналы. При сбросе сигнала 2-1 на входах элемента 4-1 происходит рзссогласование входных сигналов. На выходе элемента 4-1 формируется единичный сигнал, который через элемент ИЛИ 8 подготавливает к открытию элемент И 14, через элемент НЕ 13 включает счетчик 11, Сигнал элемента 4-1 не проходит через закрытый элемент И 6-1 и на D-входы мультиплексора 10 подается единичный сигнал только с выхода элемента 4-1. Кроме того, при отсутствии сигналов на выходах элементов И 6 соответственно отсутствует сигнал на выходе элемента ИЛИ 7 и через элемент НЕ 12 подготавливается к открытию элемент И 14, Счетчик 11 аналогично адресует мультиплексор 10 и после подключения к выходу элемента 4-1 блокирует дальнейший счет импульсов в счетчике 11. Сигнал мультиплексора 10 открывает элемент И 14. с выхода которого выдается сигнал ошибки сброса сигнала, а с выходов счетчика 11 - адрес сброшенного сигнала 2-1. В случае восстановления сигнала 2-1 снимается сигнал с выхода элемента 4-1, счетчик 11 сбрасывается в нуль сигналом элемента НЕ 13, снимается сигнал ошибки с выхода элемента И 14 и устройство может продолжить контроль очередности и пропадания последующих сигналов. В предложенном устройстве обеспечивается контроль очередности поступления потенциальных сигналов, обнаруживается пропадание этих сигналов после поступления в процессе дальнейшего контроля, формирование адреса сбойного сигнала, обеспечивается возможность продолжения контроля без повторного ввода контролируемой последовательности после устранений причин ошибки, что расширяет функциональные и информативные возможности устройства.

Формула изобретения Устройство для контроля последовательности прохождения сигналов, содержащее группу элементов И, первый элемент ИЛИ, выход которого соединен с тактовым входом сдвигающего регистра, вход установки в О которого соединен с входом начальной установки устройства, информационный вход сдвигающего регистра

соединен с шиной единичного потенциала устройства, первый элемент НЕ, выход которого соединен с первым входом первого элемента И, второй элемент НЕ, второй

элемент И, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет обнаружения пропадания контролируемых сигналов, в него введены группа элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, группа элементов НЕ, второй элемент ИЛИ. счетчик, мультиплексор, причем информационные входы устройства соединены с первыми входами соответствующих элементов ИСКЛЮЧАЮЩЕЕ ИЛИ

группы, выходы которых соединены с входами второго элемента ИЛИ и первыми входами соответствующих элементов И группы, выходы которых соединены с входами первого элемента ИЛИ и первой

группой информационных входов мультиплексора, вторая группа информационных входов которого соединена с выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, вторые входы которых и входы элементов

НЕ группы соединены с выходами соответствующих разрядов сдвигающего регистра, выход последнего разряда которого является выходом сигнала окончания контроля устройства, выход первого элемента.ИЛИ

соединен с входом первого элемента НЕ и с первым входом второго элемента И, выход второго элемента ИЛИ соединен с вторым входом первого элемента И и через второй элемент НЕ - с входом установки в О счетчика, счетный вход и вход разрешения которого соединены соответственно с тактовым входом устройства и выходом мультиплексора, подключенным к второму входу второго и третьему входу первого элементов И,

выходы которых соединены соответственно с выходами сигналов ошибки сброса и ошибки очередности сигналов устройства, группа выходов счетчика соединена с группой адресных входов мультиплексора и является группой выходов адреса сигнала устройства, выходы элементов НЕ группы соединены с вторыми входами соответствующих элементов И группы.

ймнгпз эзвду

/

пшзондзаэпо охдпто

L/

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля последовательности потенциальных сигналов. Цель изобретения - расширение функциональных возможностей устройства. Устройство содержит входы 2 контролируемых сигналов, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 4, элементы НЕ 5, И 6, ИЛИ 7, 8, сдвигающий регистр 9, мультиплексор 10, счетчик 11, элементы НЕ 12, 13, И 14, 15, Устройство обеспечивает контроль очередности поступления потенциальных сигналов, обнаруживает пропадание этих сигналов после поступления в процессе дальнейшего контроля, формирование адреса сбойного сигнала. 2 ил.

Ш

.ЈJ

/2 % fc

е

о

1

/V/V4/4

//

г

«;4Ј1

ИЛ Ј

/W V4

w-г

г-г

/-

гп

i-z

Зп

К

7ч /ч

I

18617811

Фиг. Z