Устройство коммутации широкополосных сигналов Советский патент 1993 года по МПК H04M3/00 

Изобретение относится к технике связи и может быть использовано в узлах коммутации.

Цель изобретения - повышение быстродействия.

На фиг, 1 представлена структурная электрическая схема устройства коммутации широкополосных сигналов; на фиг. 2-4 - примеры реализации элемента коммутации; на фиг. 5 - структурная электрическая схема выходного дифференциального усилителя с триггерной характеристикой; на фиг. 6 - временные диаграммы работы устройства.

Устройство коммутации широкополосных сигналов содержит матрицу 1 точек коммутации, входные линии 2, выходные линии 3, входные усилители 4, выходные дифференциальные усилители 5, узлы 6 коммутации точек коммутации, каждый из которых содержит схему 7 управления и элемент 8 коммутации, содержащий переключающий транзистор 9, дополнительный транзистор

10, второй дополнительный транзистор 14 и дополнительный переключающий транзистор 15. Элемент коммутации содержит также считывающий транзистор 11, транзистор 12 предварительного заряда, дополнительный транзистор 13 предварительного заряда и источник 16 питания.

Входной дифференциальный усилитель 15 (фиг. 5) содержит инверторы 17, каждый из которых содержит первые транзисторы 18, вторые транзисторы 19, блок 20 управления, содержащий третьи транзисторы 21 и четвертые транзисторы 22.

Во время предварительной фазы pv оба сигнальных провода выходных линий 3 матрицы заряжаются через соответствующий транзистор 12 или 13 предварительного заряда до рабочего потенциала (фиг. 6,в), для чего выполненные на основе р-канальных транзисторов транзисторы 12 и 13 предварительного заряда становятся проводящими в результате сигнала О тактового импульса. Одновременно образованные пСП

с

00

ioo со

00

00

х|

00

канальными транзисторами считывающие транзисторы 11 управляются противоположно с помощью того же сигнала О тактового импульса, т.е. запираются так, что зарядка обоих сигнальных проводов выходных линий 3 матрицы 1 может осуществляться независимо от управления соответствующими переключающими транзисторами 9 и 15 и каждого из дополнительных транзисторов 10 и 14 отдельных пар элементов 8 коммутации на входной линии 2. При этом иногда может создаваться соответствующий каждому коммутируемому биту потенциал (или удерживаться), как это показано на фиг. 6,6.

Во время последующей основной фазы ph c помощью сигнала 1 тактового импульса (фиг. 6,г) производится запирание предварительно заряженных транзисторов 12, 13 и одновременно деблокирование считывающего транзистора 11. Если начинают проводить переключающие транзисторы 9 и 15 в результате прикладываемого к управляющему входу (в данном примере 1)комму- тационного (фиг. 6,а) сигнала (точка связи находится в состоянии пропуска), то в соответствующих пропускаемому биту и существующих на обоих сигнальных проводах соответствующей входной линии 2 состояниях сигнала производится разрядка сигнальных проводов выходной линии 3, связанной с этой входной линией 2 через соответствующий элемент 8 коммутации, или остается уровень установленного во время предварительной фазы ph потенциала.

Если на сигнальном проводе соответствующей входной линии 2 устанавливается состояние сигнала О (фиг. 6,6) и в соответствии с этим заперт (п-канальный) дополни- тельный транзистор 10 или 14 соответствующей пары элементов 8, то .соответствующий сигнальный провод выходной линии 3 не разряжается через задействованный элемент 8, а удерживает, если нет никаких других подводящих к этой выходной линии 3 точек связи, находящихся в состоянии пропускания.

Если, напротив, на только что рассмотренном сигнальном проводе входной линии 2 имеется состояние сигнала 1 (фиг. 6,6) и, следовательно, дополнительный транзистор 10 или 14 рассмотренной пары элементов 8.становится проводящим так же, как и переключательный транзистор 9 или 14 и соответствующий считывающий транзистор 11, то разряжается соответствующий сигнальный провод выходной линии 3 через этот элемент 8 коммутации и приводится к потенциалу О.

Через деблокированный по своему управляющему входу узел 6 производится пропускание соответствующего входного сигнала в инвертированном виде.

Формула изобретения

1. Устройство коммутации широкополосных сигналов, содержащее матрицу точек коммутации, узлы коммутации точек коммутации, содержащие схему управления

и элемент коммутации, содержащий основной переключающий транзистор и первый дополнительный транзистор, при этом управляющий электрод основного переключающего транзистора соединен со схемой

управления, а управляющий электрод первого дополнительного транзистора - с сигнальным проводом соответствующей входной линии матрицы, первый лектрод основного переключающего транзистора

соединен с первым электродом первого дополнительного транзистора, второй электрод которого соединен через считывающий транзистор с одкч1м полюсом источника питания, управляющий электрод считывающего транзистора соединен с управляющим электродом транзистора предварительного заряда, первый электрод которого соединен с другим полюсом источника питания, а второй электрод - с вторым электродом основного переключающего транзистора и с сигнальным проводом выходной линии, о т- личающееся тем, что, с целью повышения быстродействия, введены дополнительный переключающий транзистор и второй

дополнительный транзистор, первый электрод которого соединен с.первым электродом дополнительного переключающего транзистора, второй электрод второго дополнительного транзистора - с вторым

электродом первого дополнительного транзистора, второй электрод дополнительного переключающего транзистора соединен с первым электродом дополнительного транзистора предварительного заряда и с вто

рым сигнальным проводом выходной линии,

управляющий электрод второго дополнительного транзистора соединен с вторым сигнальным проводом входной линии, а управляющий и второй электроды дополнительного транзистора предварительного заряда соединены соответственно с управляющим и вторым электродами транзистора предврительного ряда, при этом провода выходной линии соединены с входами выходного дифференцильного усилителя, провода входной линии-с дифференциальными выходами входного усилителя, а управляющий электрод дополнительного переключающего транзистора соединен с

управляющим электродом первого переключающего транзистора.

2. Устройство по п. 1, о т л и ч а ю щ е е- с я тем. что вторые электроды дополнительных транзисторов объединены вертикалью.

3. Устройство по п. 1, о т л и ч а ю щ е е- с я тем, что вторые электроды дополнительных транзисторов объединены горизонталью.

4. Устройство по п, 1, о т л и ч а ю щ е е- с я тем, что основной и дополнительный переключающие транзисторы, первый и второй дополнительные транзисторы, а также считывающий транзистор являются транзисторами n-типа, а основной и дополнительный транзисторы предварительного заряда являются транзисторами р-типа.

5. Устройство поп. 1, о т л и ч а ю щ е е- с я тем, что псе транзисторы являются транзисторами п-типа,

6. Устройство по п. 1, о т л и ч а ю щ е е- с я тем, что выходной усилитель содержит два перекрестно соединенных инвертора, каждый из которых содержит два последовательно соединенных первых транзистора, управляющие входы которых соединены через соответствующие вторые транзисторы с одним полюсом источника питания, и соединенный с инверторами блок управления, содержащий две пары третьих транзисторов, соединенных с другим полюсом источника питания, к которому подключены четвертые

транзисторы, управляющие электроды которых подключены к тактовому входу.

0

Изобретение относится к i ехнике связи. Цель - повышение быстродействия. Устройство содержит матрицу 1, входные линии 2, выходные линии 3,- входные усилители 4, выходные усилители 5, узлы 6 коммутации точек коммутации. При поступлении по одной из входных линий 2 сигнала становится проводящим соответствующий узел 6, производя пропускание входного сигнала. При этом дифференциальный выходной усилитель 5 работает в триггерном режиме. 5 з.п. ф-лы, 6 ил.

фс/г.{

Фи г. I

11

Ч

16

1838887 16 16 t 16 16

Фи а 5