ЦИФРОВОЙ ИНТЕГРАТОР Советский патент 1968 года по МПК G06J1/02 

Известны цифровые интеграторы, содержащие регистры С автоматически изменяющимся числом разрядов.

Предложенное устройство отличается гем, что оно содержит схемы переменной задержки, управляющие входы которых подключены к выходу цепи перезаписи разрядов к вентилям переключения разрядов. Это позволяет повысить точность вычислений.

Схема интегратора изображена на чертеже.

Он содержит вход Idy цифрового интегратора; регистр 2 подинтегральной функции у; узел 3 схемы, который при поступлении положительных приращений независимой переменной ( + dx) разрещает проход кода у на суммирование с «остатком R, а при отрицательных приращениях (-dx) предварительно преобразуют код у .в дополнительный; сумматор 4; .регистр 5 R остатка интеграла; узел 6 схемы, который в соответствии со знаком кода на выходе узла 3 и наличием или отсутствием переполнения регистра R вырабатывает импульс приращения интерграла ( или

-dz); узлы 7 и 8, обеспечивающие соответственно однократный сдвиг кода подинтегральной функции у и кода остатка интеграла R на один разряд влево - удлинение или

вправо - укорочение; узел 9, обеспечивающий исследование содержимого старщих разрядов кодов у ,и R (укорочение) или только старшего разряда кода у (удлинение) и выдачу сигнала управления в тех случаях, когда

эти разряды в режиме «укорочение представлены нулями, а в режиме «удлинение - единицей.

Предмет изобретения

Цифровой интегратор, содержащий регистры с автоматически изменяющимся числом разрядов, отличающийся тем, что, с целью повышения точности вычислений, он содержит схемы переменной задержки, управляющие входы которых подключены к выходу цепи перезаписи регистров, присоединенных через схему анализа их старщих разрядов к вектилям переключения разрядов.