УСТРОЙСТВО для РЕШЕНИЯ СИСТЕМ ДИФФЕРЕНЦИАЛЬНЫХ УРАВНЕНИЙ В ЧАСТНЫХ ПРОИЗВОДНЫХ Советский патент 1969 года по МПК G06G7/40 

Известны устройства для решения систем дифференциальных уравнений в частных производных с использованием аналоговых вычислительных элементов. Их недостатком является дискретизация решения но координате, снижающая точность решения.

Пред.лагаемое устройство отличается от известных применением сиециальиого устройства управления, входной зажим которого подключен к коммутатору, связанному с генератором тактовых имнульсов аналоговой вычислительной машины. Выходы коммутатора подключены к шииам «пуск пультов управления электроино-аиалоговой схемы и аналоговой вычислительиой машины, вырабатывающей граничные и начальные условия, а также функции решаемых переменных, и к шинам «останов пульта управления аналоговой вычислительной машины и «исходное иоложение пульта уиравлеиия электронно-аналоговой схемы.

Указанные отличия позволяют обеспечить непрерывность решения систем дифференциальных уравнений по нространственной координате и повысить точность решения.

A,L+s

dXi

гдег 1, 2, 3, ...

71 - ЧИСЛО уравнений системы; т - время;

у. - пространственная координата; ti - искомые переменные; А;, Д-, 9(-известные функции переменных.

После преобразований исходная система уравнений может быть приведена к виду.

.с. )-i;()

dx

-|-(-) + ()15

На аналоговой вычислительной машине 1 реализуются функции Ci{K,t,ti, F(x,r,t{), а также вырабатываются граничные и начальные значения нач(-. онач).()Сигналы из аналоговой вычислительной машины поступают на электронно-аналоговую схему 2, аппроксимирующую решаемые уравнения в частных производных методом прямых.

Начальные значения - ачподаются на потенциометры 3 задания начальных условий интегратора /, на выходе которого получается значение переменной /(л:,т). Выход интегратора 4 соединен с блоком инвертирования 5 и блоком суммирования 6. Выход блока инвертирования 5 соединен с блоком запаздывания 7, на выходе которого получается значение переменной, г(,r,T-At). Выход блока запаздывания 7 через переключатель 8 соединен со входом сумматора 6. На второй вход переключателя 8 иодается значение /(х, to) из аналоговой машины. Выход блока суммирования 6, на котором получается разность /(xt)- -/(А/С-Дт), соединен со входом блока деления 9. На второй вход последнего подается значение шага решения At но времени. На его

t(x-.)-t(xi-&-.)

выходе получается значение

дВыход блока деления 9 соединен со входом блока неремножения JO, на второй вход которого подается зиачение C(x,T:,t). Выход блока перемножения, на котором получается ироа-у-)-(-Аг)

изведение C(x,r,t)

Дт

соединен со входом интегратора 4. Значение F(x.f.t) с аналоговой вычислительной машины 1 нодается на вход сумматора 11 и на вход блока запаздывания 12. На выходе блока 12 получается значение Р(х,т:-At,, которое через переключатель 13 подается на вход сумматора 11. На второй вход переключателя 13 подается значение Р(Х,ГО). Выход сумматора

11, на котором получается (x,-,t)

+ F(x, -&.,t) соединен со входом интегратора 4.

Непрерывность решения уравнений по пространственной координате обеспечивается qneциальным устройством управления 14.

Импульсы частоты / с тактового генератора имнульсов, находяшегося в аналоговой машине /, поступают на коммутатор 15, выходы которого связаны с шинами «нуск 16 и 17 нультов управления 18 и 19 электронно-аналоговой схемы и аналоговой вычислительной машины , а также с шинами «останов 20 и «исходное положение 21. Шина «исходное положение 21 пульта управления 18 соединена через диод 22 с шиной 23 пульта управления 19.

Режим «пуск устанавливают с нульта управления 18 тумблером 24. Устройство работает циклически, частота повторения ЦЙКЛОЁ определяется частотой управляюш,их импульсов /. С этой частотой унравляюш,не сигналы поступают на шину «останов 20 аналоговой вычислительной машины / и шину «исходное положение 21 устройства.

За время «останова, равное длительности импульса, на интегратор 4, через нотенциометры 3 задания начальных условий задаются начальные значения г„ач.

После этого процесс решения продолжается. Блоки запаздывания 7 к 12 работают со временем запаздывания, равным длительности цикла. На первом цикле решение на -входы сумматоров 6 и 11 через переключатели 8 и 13 подаются значения (х,То) и F(x,i:o), которые получаются на аналоговой вычислительной машине /по заданному закону. После нервого цикла на входы сумматоров 6 н 11 подаются значения t(x,) и Р(х,т:-Atj/), получаемые на блоках запаздывания 7 и 12.

Значение выходной переменной /(,t), получаемое на выходе интегратора 4, может быть преобразовано в ненрерывную функцию заданных значений координаты х или может поступать в аналоговую вычислительную машину 1 в течение всего цикла решения.

Предмет изобретения

Устройство для рещения систем дифференциальных уравнений в частных производных, содержащее аналоговую вычислительную машину, к которой подключена электронно-аналоговая схема, аппроксимирующая решаемые уравнения в частных производных методом прямых, и устройство управления, отличающееся тем, что, с целью обеспечения непрерывности решения но одной из координат и повышения точности работы устройства, входной зажим устройства уцравления подключен к коммутатору, связанному с генератором тактовых импульсов аналоговой вычислительной машины, а выходы коммутатора подключены к шинам «нуск п льтов управления электронно-аналоговой схемы и аналоговой вычислительной машины, вырабатывающей граничные и начальные условия, а также функции решаемых переменных, и к шинам «останов пульта управления аналоговой вычислительной машины и «исходное нолол ение пульта унравления электронно-аналоговой схемы.