ТАБЛИЧНОЕ СУММИРУЮЩЕ-МНОЖИТЕЛЬНОЕ УСТРОЙСТВО Советский патент 1969 года по МПК G06F7/48 

1

Изобретение относится к области цифровой вычислительной техники и может быть применено в электронных цифровых вычислительных машинах с двоично-десятичным представлением чисел (код 8-4-2-1) и последовательной (посимвольной) обработкой информации.

Известны табличные суммирующе-мнол ительные устройства, содержащие запоминающее устройство, схему формирования адресов таблиц, регистры первого и второго операндов и устройство управления.

В известных устройствах запоминающее устройство, предназначенное для хранения таблиц, имеет значительный объем.

Предлагаемое устройство отличается тем, что оно содержит блок выдачи результата и блок анализа, входы которого подключены к выходам perHCTpOiB первого и второго операндов, выходы блока анализа операндов подсоединены через схемы «И ко входам первой и второй схем «ИЛИ блока выдачи результата, выход первой схемы «ИЛИ блока выдачи результата соединен со входом схемы опроса регистра второго операнда, выход которой подключен к триггерам регистра второго операнда, выход второй схемы «ИЛИ блока выдачи результата соединен со входом схемы опроса регистра первого операнда, выход которой подключен к триггерам регистра первого операнда.

Это позволяет упростить устройство и сократить время выполнения операций.

Иа чертеже изображена схема предлагаемого устройства.

Оно содержит запоминающее устройство /, схему 2 формирования адресов таблиц, блок 3 выдачи результата, блок 4 анализа операндов, регистр 5 первого операнда, регисгр 6 второго операнда и устройство 7 управления.

Нулевые выходы триггеров первого, второго, третьего и четвертого разрядов регистра 5 первого операнда соединены со входами схемы «И 8, а эти же выходы регистра 6 второго операнда - со входами схемы «И 9 блоха анализа операндов.

Нулевые выходы триггеров второго, третьего, четвертого разрядов, единичный выход триггера первого разряда регистра 5 первого операнда и выход источника 10 сигнала «умножение устройства управления соединены со входами схемы «И 11, а эти же выходы регистра 6 второго операнда и источника W сигнала «умножение - со входами схемы «И 12 блока анализа операндов.

Выходы схем «И 8, 9, 11, 12 блока анализа операндов соединены со входами первой схемы «ИЛИ 13 блока выдачи результата, выход которой соединен с запрещающим входом схемы 2 формирования адресов таблиц. Выход схемы «И 9 блока анализа операндов и выход источника 14 сигнала «сложение устройства управления.соединены со входами схемы «И 15 блока выдачи результата. Выход схемы «И 8 блока анализа операндов и выход источника 10 сигнала «умножение устройства управления соединены со входами схемы «И 16 блока выдачи результата. Выход схемы «И 9 блока анализа операндов и .выход источника 10 сигнала «умножение устройства управления соединены со входами схемы «И 17 блока выдачи результата. Выход схемы «И 8 блока анализа операндов и выход источника 14 сигнала «сложение устройства управления соединены со входами четвертой схемы «И 18 блока выдачи результата. Выходы схем «И 15, 16 блока выдачи операндов и схемы «И 12 блока анализа операндов соединены со входами схемы .9 блока выдачи результата. Выходы схем «И 17, 18 блока выдачи результата и схемы «И 11 блока анализа с перандов соединены со входами схемы «ИЛИ 20 блока выдачи результата. Выход схемы «ИЛИ 19 блока выдачи результата соединен с разрешающим входом схемы опроса регистра 21 первого операнда этого же блока. Выход схемы «ИЛИ 20 блока выдачи результата соединен с разрешающим входом схемы опроса регистра 22 второго операнда этого же блока. Выходы схем опроса регистров 21, 22 oneрандов блока выдачи результата и выход jaпоминающего устройства соединены со входами схемы «ИЛИ 23 блока выдачи результата. Операнды, участвующие в операциях, находятся в регистре 6 первого операнда и в регистре 5 второго операнда. Если первый (второй) операнд равен нулю, то на выходе схемы «И 8 (9) появится сигнал, который через схему «ИЛИ 13 запретит формирование адреса таблиц, а значит и обращение к запоминающему устройству за суммой или произведением операндов, находящихся в регистрах 5 и 5. В этом случае, при выполнении суммирования, на выходе схемы «И /5 (/5) появится сигнал, который через схему «ИЛИ 20(19) разрешит выдачу на кодовые шины результата содержимого регистра второго (первого) операнда; при выполнении умножения сигнал появится на выходе схем «И 16(17), который через схему «ИЛИ 19(20) разрешит выдачу на кодовые шины результата содержимого первого (второго) регистра, т. е. код нуля. Если первый (второй) сомножитель равен «1, то на выходе схемы «И 11(12) появится сигнал, также запрещающий через схему «ИЛИ 13 обращение за результатом умножения к запоминающему устройству. Этот же сигнал через схему «ИЛИ 20(19) разрешит выдачу на кодовые шины результата содержимого регистра второго (первого) операнда. В случае равенства нулю обоих операндов при умножении и суммировании или равенстве единице при умножении, на кодовые шины результата выдается содержимое обоих операндов. Предме т изобретения Табличное суммирующе-множительное устройство, содержащее запоминающее устройство, схему формирования адресов таблиц, регистры первого и второго операндов и устройство управления, отличающееся тем,, что, с целью упрощения устройства и сокращения времени выполнения операций, оно содерл :11т блок выдачи результата и блок анализа, входы которого подключены к выходам регистоов первого и второго операндов, выходы блока анализа операндов подсоединены через схемы «И ко входам первой и второй схем «ИЛИ блока выдачи результата, выход первой схемы «ИЛИ блока выдачи результата соединен со входом схемы опроса регистра второго операнда, выход которой подключен к триггерам -регистра второго операнда, выход второй схемы «ИЛИ блока выдачи результата соедипен со входом схемы опроса регистра первого операнда, выход которой подключен к триггерам регистра первого операнда.