ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО Советский патент 1971 года по МПК G06F7/64 G06J1/02 

Данное изобретение относится к вычислительной технике, например к ннфровым интегрнрующИм машинам (ЦИМ), когда необходима непрерывность в решении задач.

Известны вычислительные устройства, -содержащие блоки Н нтегри.рования, множительные устройства, сумматорьг, регистры, формирователи нрирандений.

В -известных устройствах ггри срав нительно небольшом их быстродействии процесс интегрирования может вестись только последовательно.

В предложенном вьгчислительном устройстве принЦНп взаимодействия интеграторов является параллельно-последовательным. 51Нтегрир.ование и суммирование «еквантовых приращений кнтегралов развернуто во времеии И в пространстве.

Повышение быстродействия предложенного устройства и упрощение его конструкции достигнуты благодаря тому, что выходы запомданаЕощего устройства (ЗУ) соединены со входами множительных устройств п параллельных блоков интегрирования, одни выходы которых соединены со входами заломтгнающего устройства, а другие - со входалп-г м.ножнтельных устройств. Выходы последних соединены со входами суММатора неква нтовых приращений, выход котор.ого соединен со входом сумматора частичной суммы и суммы неквантовых приращений. Выход сумматора соединен со входами формирователя приращени и клапа на, вторьте входы 1которых соединены с выходами устройства управления, выход клапана соединен со входом регистра остатков, другой вход «отор.ого соединен с выходом запомИНающего устройства. Выход регистра остатков соединен со вторым входом сумматора частичной суммы и суммы неквантовых приращений.

Алгоритм вычислительного устройства при реализации простейшего метода численного интегрирования вид:

fgpl - fqp(i-l) -Г . fqpi, (J+1) l /TP- + oXq-,.,

oXq{i+ 1) PIj,, У . --- oXqi L

1-J3 1J

25 где oX i-остаток интеграла функции A /-OM щдге решения.

VAi7(i+l)- кваитованное прИращение интеграла функции Хд иа (г+1) ujare jieшеиия;

V fqpi - квант.ованное приращеиие функции

/ УРНа / шаге решения;

, 2, .... п - число одно.врелгенно цроизводимых .оцераций иитегрирования.

На чертеже приведано агредлагаемое вычислительиое устройство.

Блок интегрИрСВа:ния / вычисляет новое значение |ИОды нтегральНОЙ функции на каждом игаге интегрирования. Его работа основана |на однол1 из методов численного интегрирования. Для ЦИМ с 11редложена ым вычислителуным устройством наиболее удобны ЗУ, позволяющие считывать в носледователыном коде информацию одновременно для всех блоков. В вычнслительиом устройстве, иредназначе1Н1ном только для решения систем линейиы.х алгебраических уравнений, иитсгр;Ируюш ий бл01К не нужен. В этом Случае иостоя-н(№ые коэффициенты поступают из ЗУ неиосредствеННо В МНожительные устро 1ства 2.

Фор.ми.р-ователь ириращений 3 выделяет из окончательной суммы слагаемых уравнения, иостунающей на его вход в 1иос;1едователыюм «оде, iieKOTOpoe число стари1их разрядов как приращение функции или иезависимой иеременной.

Кла-наи 4 иод действием сигналов унравления, ностуиаюи|их но в.ХОду 5, иропускает в регистр остатков частичные суммы, а такж( остатки функций илинезависимых иеремениых ио око1нча1НИИ сум.МИрования слагаемых уравнения.

Регистр остатков 6 ирин.имает, .храннт и выдает частичиые суммы слагаемых уравнений, а также остаткн и независимых иеременных.

Информация из ЗУ в вычислительное устройство ио входам 7- -9 иостуиает на каждол шаге перед каждым этаном интегрировання. а ио в.ходу 10 - только перед нсрвыми этаиами.

Формирователь прирац.1ений 3 открьгг сигналом ИЗ УУ ЦИМ иа входе 11 только на последних этанах каждого шага интегрироваиия, начиная с момента иоявления на выходе сумматора 12 разрядов сумм некваитоваииых ирирашений всех слагаемых ypaisнения, подлежащих формировлНИЮ, как приращение фуикции или .независимой пе|:)еменной. К моменту начала перво1о этапа интегрнрова ния формирователь 3 снопа закрывается.

Кла;паИ 4, уиравляемый сиГИалом на входе 5, закрыт только в те отрезки времени, 1чогда Открыт формирователь приращеии1 3.

интегрирования, а ио входу 8 - нриращения 1ПОдЫ|Нте1-раЛЬ1Иых функций. С выхода блоков / новые ЗНачения подынтегральных функций в иоследовательи М коде поступают 5 в множительное устройство 2. Одновремен-но по входу 9 в эти устройства поступают ПРИращбния Независимых переменных.

Неквантованные приращения слагаемых с вых.ода м:ножительных устройСтв поступают на входы /5 сумматора 14.

Остаток функции или иезависиМОЙ шеремен-пой на иервых этапах интегрирования и частичная сумма на всех остальных этаПах в последовательном коде поступают с вьгхода 5 15 регистра 6 -на вход сумматора 12. Одповременн.о :на второй вход сумматора 12 с выхода сумматора М в последовательном коде поступает сумма Груипы некваитоваиных ирирашепий.

Иа всех этапах инте1рирова1 ия, кро.ме

12 частичспая

последних, с выхода сумлгатора сумма в иОСледовательпом коде через .открытый клаиан 4 иостуиает в регистр 6.

Иа последних этапах иитегрироваиия оиреде.пеНная часть разрядов последовательного кода суММы нрИрашений iscex слагаемых урав нення Системы с выхода сумматора 12 поступает через .открытый клапан 4 в регистр 6 в качестве Остатка фуикц-пи или независпМОЙ перемениой иа данном Hjare. Оставнгиеся старшие разряды кода иосту пгиот : формирователь прираидепия 3, отКрьпи11оп1пГ1Ся к момеппу их поступлепия сигналом из УУ ЦИМ.

Ириращение функции или независимой Леременной с выхода 16 формирователя 3, а их остаток с Выхода 17 регистра оСтатков 6 пересылаются в ЗУ для Храие ния.

С выходов 18 блоков / вычисле1И1я подыН|егральной функции и.ор,ые значения под итегральных фуикций после каждо1о этапа Пнте1ри.рования пересылаются в ЗУ 19.

И р е д м е т и зоб р е т е Н и я

Вычислительное устройство цифровой интегрирующей машины, содержащее за1поминакицее устройство, блоки Интегрир.оваиия, множительное устр., сумматоры, ре|-истр остатков, кла-ианы, формирователи, отличающееся тем, что, с целью его упрощения и увеличения быстродействия, ;выходы зашоминаюи1его устройства соединены со входами Мнолчительных устройств и иараллельных блоков иитегрирования, одни выходы кот.орых соедииены со 15ходами заломинаюпхего устройства, а другие - со входами .множительнь Х устройств, выходы которых соеди1иены со входадгн сумматора неквантовьгх Нриращепи, выход которого соединен со входом суммат.о.)а чаСтичНОЙ суммы и суммы неквантовых приращений, выхОд которого соединен со входами формирователя приращений и клаиапа, вторые входы которых соединены с выходами устр.ойства управлеппя, выход клапана соединен со входом регистра остатков, другой вход -которого соединен с выходом запоминающего устройства, выход регистра

остатков соединен со Бторым входом сумматора частичной суммы и суммы -неквантовых нриращсний.

и