ИНТЕГРИРУЮЩЕЕ УСТРОЙСТВО Советский патент 1971 года по МПК G06J1/02 

Данное изобретение относится к области вычи слительной техники, (Налример к цифровым дифференциальным анализаторам (ЦДЛ).

Известны интегрирующие устройства цифровых дифференциальных анализаторов последовательного типа, содержащие блоки интегрирования, сумматоры, преобразователи, блоки формирования приращений и остатков, запоминающие устройства, вентили и собирательные схемы.

Для известных устройств характерна необходимость хранения слагаемых в запоминающем устройстве приращений, что связано с увеличением объема запоминающих устройств; при больщом количестве интеграторов возрастает время обращения к запоминающему устройству; суммирование квантовых приращений снижает точность сулгмирования.

В предложенном ннтегрирующем устройстве цифрового диффефенциальнОГО анализатора суммирование лриращений производится по мере их вычисления без промежуточного хранения в за-поминающем устройстве. Для этого один вход блока ивтегрирования соединен с выходом запоминающего устройства значений подынтегральной функции, вход которого соединен через первую собирательную схему н вентили с первым выходом блока интегрирова«ия и с одним выходом последовательного сумматора блока формирования првращений и остатков, вход приращений подьпггегральных функций блока интегрирования нодключен через вторую собирательную схем) и через вентили к выходу запоминающего устройства приращений и выходу блока формирования нриращений и остатков, которы подключей через другой .венти.ть к одному входу третьей собирательной схемы, другой вход которой соединен через еще один вентиль с выходом заиоминающего устройства приращений, выход третьей собирательной схемы подключен ко входу приращений переменных блока интегрирования, выход неква;гговых нриращений которого подключен к преобразовате.тю, выход преобразователя соединен через вентиль со входом последовательного накопительного сумматора и через другой вентиль с одним входом четвертой собирательной схемы, выход носледовательного сумматора через вентиль подключен к другому входу четвертой собирательной схемы, выход которой подключен к однОму .входу последовательного сумматора блока формирования приращений и остатков, др)той вход которого подключен к выходу пятой собирательной схемы, одип вход которой через вептиль подключен к выходу запоминающего устройства остатков, а другой соединен с выходом рггистpa приращении, вход которого соединен через вентиль с запоминающим устройством прира цений, выход последо вателвного суммато ра блока формирования ириращений и остатко в подключен через вентиль к одному 1входу собирательной схемы и ко ВХОДУ анализа приращений этого же блОка, выход схемы анализа приращений через вентиль -подключен к другому входу собирательной схемы, выход которой подключен к зап01минающему устройству приращений и остатков.

На чертеже приведена функцио-нальная схема Предлагаемого интегрирующего устройства ЦДА последовательного гипа.

Интегрирующее устройство ЦДА содержит;

блок / интегрирования, в котором в процессе решения вычисляются значения лодынтегральных функций, определяются величины неквантовых приращений;

преобразователь 2, в котором по сигналу инверсии осуществляется преобразование кода ирИращения;

.последовательный накопительный сумматор 3, в котором в процессе вычислений образуются суммы неквантовых приращений;

бло.к 4 формирования приращений и остатков, в котором при отсутствии анализа вычисляется сумма остатка с приращением, найденным в блОКе 1 интегрирования или в последовательном накопительном сумматоре 3, а при наличии сигнала анализа определяется алгебраическая сумма поступившего из блока I интегрирования числа с выбранным из запоминающего устройства приращением и па основании этой суммы образуется нриращенпе по правилу; если сумчма положительная, то приращение равно - 1, если с;,мма составляет О, то и приращение равно О, если же сумма отрицательная, то прирап1,ение равно

+ 1;

вентиль 5, открываемый сигналом отсутствия анализа;

собирательную схему 5;

собирательную схему 7;

Вентиль 8, открываемый сигналом коммутации входа приращений подынтегральных функций и сигналом отсутствия анализа;

вентиль Я открываемый сигналом наличия обратной связи -но входу приращений подынтегральных функций;

собирательную схему 10;

вентиль 11, открываемый сигналом коммутации входа приращений переменных интегрирования;

зентиль 12, открываемый сигналом наличия обратной связи по входу приращений переменных интегрирования;

вентиль 13, открываемый сигналом наличия анализа;

вентиль 14, открываемый сигналом суммирования;

iвeптиль 15, открьжаемый сигналом квантования;

собирательную схему 17;

последовательный сумматор 18;

собирательную схему 19;

регистр приращения 20;

вентиль 21, открываемый сигналом анализа и сигналом коммутации входа прирап епий подынтегральной функции;

вентиль 22, открываемый сигналом отсутствия анализа;

вентиль 23, открываемый сигналом отсутствия анализа;

схему 24 анализа нриращений, в которой, если нсследуемое число полол-сительпое, образуется 1прираще1 ие, равное - 1, если число равно О, образуется нулевое приращение, если число отрицательное, образуется приращение, равное + 1;

вентиль 25, открываемый сигналом анализа;

собирательную схему 26;

27 - заноминающее устройство значений подынтегральных функций;

23 - заноминающее устройство приращений;

29 - запоминающее устройство остатков. В ЦДА решение дифференциальных уравпений заменяется решением разностно-квантовых уравнений и осуществляется по алгоритму

vXp(;-i) ,

. ЯЯ. п;.

л

y

(it-i)(iii)

+ riyis

у

(а - 1, если р k я О, если р Щ,

) .„,( +

у

ДJ

-i-..A.

а - 1, если у. 0, если ),

7, Т, л- ) У ({, I) - + д

Д5

k (гЧ I)

(- i)

У

TT

ft (Ml)

(f I) V

- n П

- .Wi. У

(/ - V, если П(,,1) : 1; ; О При / v, v+1A-1),

Li:.iu +

,, n

rltPfi

V zft

y

OS,,ki

ft(4)

IT,, + --f -fll.sign

к

V-Sft (f j.i)

+ и,, +

iHU

Ay

д

й„.,.+ +

Ь 2L, S,,, - x, ) - У,)

В этих выражениях унг {k, 2,..., L)-кватовые значения подынтегральных функций в точке Ам,-;

At/ - - квант величины г/л,-; / - основаиий иапользуемой IB ЦДЛ системы счисления;

Vi/A(i+i) f/A(«+i) - yhi - квантовое приращение подынтегральной функции yk;

Vx(i+i) x,+i, - Xki (k I, 2,..., L) - квантовые Приращения переменных интеприрования Xk (k I, 2,..., L);

V5A(,+) 5(1+1) - 5jfc - квантовое приращение интеграла;

VSa/t i i) алгебраическая сумма приращений интегралов;

V5a Ajn-i)- подлежащее хра-нению в за;поминающем устройстве приращение n2MV5A(;--i) или V5 ,А(И1);

OS Q)A(i+i) -S /Ki+i) -- SK A(«+i) - остаток, получеННый при квантовании значения неременной 5„ А(Н1);

- функция расчленения, позволяющая .из числа а выделить число с Ь-ю по с-й разряд включительно;

- равиый 1 или О признак ПОдачи на вход подынтегральной фумкции вычисленного а (k-1)-ом интегрировании приращения

()1)(г+1);

Пуя, - инверсия Пуч«; ПжА, - равный 1 или О прИЗНак подачи -на вход переменной интегрирования вычисленного в (k-1)-ом интегрирова:нии приращения (A-ixi+i)/

ПжА. - инверсия П:сА«; П,.

признак анализа приращения VS, .(г+i);

llrk - инверсия ПГА;

sign У - инверсия функции знака

- 1, если У О, sign У I О, если У О, -|- 1, если У 0.

Вьгчислен.ия в интегрирующем устройстве в 1-ом щаге интегрирования осуществляются следующим образОм.

В зависимости от наличия лризнаков сигналов Пой, n/ft, П/h, rirk предлагаемое устройство работает или в режиме, в котором в различных сочетаниях выполняются операции ин294156

тегрированпя, суммирования и квантования, или в режиме анализа приращений.

В соответствии с алгоритмом перед началом интегрирования в -ом интервале на вход приращений переменных интегрирования блока / через вентиль // или вентиль 12 по сигналу или n.xhs иодается приращение

(f-i-l)

Если признак TlxhQ (П.),

приращение выбирается из запоминающего устройства и через вентиль //и собирательную схему 10 заносится в блок / интегрирования. Если же признак ПЖА« 1, а llxhg О, то в блок / интегрирования через вентиль 12 и собирательную схему 10 с выхода блока 4

() ((4-1)

подается приращение .

&.у

На вход приращений 1лодынтегральных функций информация поступает по признакам tlyki и Uykp. При наличии признака Flj/Hd 1 через вентиль 9 и собирательную схему 7 с выхода блока 4 в блок 1 интегрирования заносится вычисленное в (k-1)-ом интервале

приращение - -ziLl±lL. Если признак

AjUykp - 1 (Пу(,, 0) и признак анализа приращений rirt О, то из запоминающего устроьства приращений в блок / интеприроваиия через вентиль 8 н собирательную схему 7 поV3A 11 + + a)

дается приращение --- --

В режиме анализа приращен-ий (Пгл 1) из оа1поминающего устройства считывается приv5,,,fti

Через открытый вентиль 21

ращение

AV

оно -посылается в регистр 20. Из запоминающего устройства значений подынтегральных функций в блок / интегрирования выбирается

ордината yht- В блоке / в результате суммирования УМ с приращением (;-i-i) образуется ордината yha+i). Если признак Пгл О, эта ордината через вентиль 5 и собирательную схему 6 поступает на вход запоминающего устройства значений подынтегральных функций. Кроме того, в блоке / интегрирования ордината yk(i() используется для образования

(i-i)

С выхода

неквантового приращения

АЗ

блока 1 интегрирования приращение посылается в преобразователь 2. Если нризнак П2й + 1, код приращения не преобразуется. Если же Пг/i - 1, приращение умножается на - 1.

При наличии признака суммирования Пой 1 с выхода преобразователя 2 прираматор 3 и добавляется к хранимой в нем сумме. Если признак окойчатаия сум мирования 1, новая сумма через вентиль 16 и собирательную схему 17 подается на вход сумматора 18 блока 4 формирования приращений и остатков. При наличии признака квантования Hih 1 через вентиль 15 и собирательную схему 17 на вход сумматора 18 пог-гV- A тдается -нриращение Пг/. -дТ- ли нризнак анализа О, на другой вход сум.матора 18 из запоминающего устройства остатков через вентиль 22 и собирательную схему 19 постунает остаток . Полученная CV.Mма с выхода сумматора 18 через вентиль 23 нроходит на ВЫХ10Д собирательной схемы 26. В режиме анализа пр, на вход сумматора /5 с выхода регистра 20 через собирательную схему 19 поступает приращение . С выхода сумматора 18 полученная сумма через вентиль 13 и собирательную схему 6 отсылается .в запоминающее устройство значений подынтепральных функций. Кроме того, число подается в схему 24 анализа. ОбV a, li+ 1) разованное в этой схеме приращение через вентиль 25 выдается на выход собирательной схемы 26. С выхода схемы 26 числа могут быть посланы на входы блока / и отправлены на хранение в заПОМинающее устройство приран;ений и за поми1нающее устройство остаткоВ. Предмет изобретения Интелрирующее устройство цифрового дифференциального анализатора носледовате.тьного типа, содержащее блок и«тегрирО:вания, запоминающие устройства, блок формирования приращений и остатков, сумматор, преобразователь, вентили, собирательные схемы, отличающееся тем, что, с целью повышения 5 10 15 20 25 30 35 40 45 надежности и упрощения устройства, одни вход блока иитегрирования соединен с выходом запоминающего устройства значений подынтегральной функции, вход которого соединен через первую собирательную схему и вентили с первым выходом блока интегрирования и с одним выходом последовательного суММатора блока формнрования приращений и остатков, вход приращений нодыитегральных функций блока интегрирования подключен через вторую собирательную схему н через вентили к выходу запоминающего устройства приращений и выходу блока формирования приращений и остатков, который подключен через другой вентиль к одному входу третьей собирательной схемы, другой вход которой соединен через еще один вентиль с выходом запоминающего устройства приращений, выход третьей собирательной схемы нодКЛЮЧ6Н ко входу приращений переменных блока интегрирования, выход неквантовых приращений которого подключен к преобразователю, выход преобразователя соединен через вентиль со входом последовательного накопительного сум:матора и через другой вентиль- с одним входом четвертой собирательной схемы, выход последовательного сумматора через вентиль подключен к другому входу четвертой собирательной схемы, выход которой подключен к одному входу последовательного сумматора блока формирования приращений и остатков, другой вход которого подключен к выходу пятой собирательной схемы, один вход которой через вентиль подключен к ВЫХ10ДУ запоминающего устройства остатков, а другой соединен с выходом регистра приращений, вход которого соединен через вентиль с запоминающим устройством приращений, выход последовательного сумматора блока формирования приращений и остатков подключен через вентиль к одному входу собирательной схемы и ко входу схемы анализа приращений этого же блока, выход схемы анализа приращений через вентиль подключен к другому входу собирательной схемы, выход которой подключен к запоминающему устройству приращений и остатков.