ЦИФРОВОЙ ИНТЕГРАТОР Советский патент 1972 года по МПК G06J1/02 

Изобретение относится к области вычислительной техники и может быть иснользовано для построения цифровых интегрирующих машин параллельного и последовательного типов.

В известных цифровых интегратора.х, содержащих сумматоры для получеиия иодынтегральной функции и остатка интеграла, регистры подынтегральной функцин и остатка интеграла, множительное устройство и схему выделения приращения и восстановления остатка интеграла, имеет место ограниченность их функциональных возможностей. Такие интеграторы не могут выполнять функций следящего иптегратора. Дополнение же цифрового интегратора следящим интегратором усложняет арифметическое устройство последовательиой цифровой интегрирующей мащины, которое, в этом случае, работает то как цифровой, то как следящий интегратор. По этой же причине усложняется универсальный решающий блок параллельной цифровой интегрирующей мащины.

Простые универсальные решающие блоки, способные выполнять функции и цифрового, и следящего иитеграторов, необходимы для построения параллельной цифровой интегрирующей машииы в виде однородной цифровой интегрирующей структуры, состоящей из таких блоков и элементов коммутации. Однородные цифровые иитегрирующие структуры представляют новое перспективное нанравленне в развитии цифровых интегрирующих машин, так как способность изменения схемы

соединения универсальных решающих блоков путем перестройки элементов коммутации существенно увеличивает иадежность и функциональные возможности параллельной цифровой интегрирующей машины.

Однако применен11е не одного, а двух типов решающих блоков (цифрового и следящего интеграторов) снижает техиологичность их изготовления, увеличивает стоимость цпфровых иитегрпрующих машин и расходы по их

эксплуатации. Это становится особенно существенным при изготовлении решающих блоков на основе больщих интегральных схем, каждая из которых содержит целый рещающий блок, так как подготовка и налаживание ироизводства каждого нового тнна схе.мы является довольно трудоемким и дорогостоящим процессом.

Предлагаемый цифровой интегратор нозволяет расширить его функциональные возможности без существенного усложнения схемы, уиростить арифметическое устройство последовательных цифровых интегрирующих машин и универсальных решающих блоков параллельных цифровых интегрирующих матор и схема олокировки знака, вход которой соединен с выходом регнстра остатка ингеграла, а выход - с одним из входов сумматора для получения остатка интеграла с одним из входов коммутатора. Другой вход коммутатора соединен с выходом множительного устройства, а выход коммутатора соединен с ОД1И1М из входов схемы выделения нри ращения и восстановления остатка, нри этом третий вход коммутатора и второй вход схемы блокировки знака связаны с входом управления указанным коммутатором и схемой блокнровки знака.

На чертеже представлена блок-схе.ма цифрового интегратора.

Цифровой интегратор содержит сумматор / для нолучения нодынтегральной функции, который имеет два входа и один выход. Один из входов - вход 2 приращений подынтегральной функцнн, а другой вход соединен с выходом регистра 3 подынтегральной функции, вход которого соединен с выходом сумматора для нолучения подынтегральной функции. Кроме того, выход сумматора связан с одним из входов множ1ггельного устройства 4, другой вход которого - вход 5 приращепий независимой переменной.

Выход множительного устройства связан с одннм из двух входов сумматора 6 для нолучения остатка интеграла, с одним из трех входов коммутатора 7 и с одним из трех входов схемы 8 выделения приращения и восстановления остатка интеграла.

Выход сумматора 6 для нолучения остатка интеграла соединен со вторым входом схемы выделения приращения и восстановления остатка интеграла, третий вход которого соединен с выходом коммутатора.

Второй вход сумматора 6 для получения остатка интеграла и второй вход коммутатора связаны с выходом схемы 9 блокировки знака, один из двух входов которой через регистр 10 остатка интеграла связан с выходом

11остатка интеграла схемы выделения приращения и восстановления остатка интеграла, причем эта схема имеет один выход - выход

12приращеиия интеграла.

Второй вход схемы блокировки знака и третий вход коммутатора связаны со входом 13 управления коммутатора и схемы блокировки знака.

Назначение введенных в цифровой интегратор новых элементов - схемы блокировки знака и коммутатора - заключается в следующем:

-- схема блокировки знака в зависимости от управляющего сигиала на входе 13 либо пропускает без изменения ноступающее на ее вход число, либо блокирует передачу зиака этого числа, записывая на лнсте знакового разряда логический нуль;

на вход схемы 8 либо число с выхода множительиого устройства, либо число с выхода схемы блокировки зиака.

Для выполнения цифрового интегрироваиня на вход управления коммутатора и схемы блокировки знака подается такой сигнал, нри котором содержимое регистра остатка интеграла проходит без изменения через схему блокировки знака, а коммутатор пропускает

содержимое регистра остатка интеграла на вход схемы 8. При этом коммутатор и схема блокировки зиака не влияют на вынолнение цифрового интегрирования, которое осуществляется обычным образом.

Для выполнения функций следящего интегратора на вход управления коммутатора и схемы блокировки знака подается такой сигнал, нри котором коммутатор пропускает на вход схемы 8 число с выхода множительного

устройства, а схема 9 осуществляет блокировку знака числа, подаваемого на ее вход. При выполнении функций следящего интегратора регистр не нснользуется, а на вход схемы блокнровки знака подается иапряжение, соответствующее логической единице. При этом с выхода схемы 9 на вход сум.матора 6 поступает число 0,111 ... 111. На вход 2 подаются приращения функции, а на выходе множительного устройства образуется нроизведение текущего значення функции и приращения независимой неременной.

Если число, ноступающее с выхода множительного устройства, отлично от нуля, то знак результата сложения чнсла 0,111... 111 с этим

числом на сумматоре 6 будет всегда противоположен знаку последнего. Поскольку коммутатор пропускает число с выхода множительного устройства, это число поступает на схему 8 но двум выходам, что и означает формальное совнадение знаков слагаемых. Благодаря этому схема 8 осуществляет выделение переполнений так, как это необходимо для реализации функций следящего интегратора.

Таким образом, введение в цифровой интегратор двух простых схем - коммутатора и схемы блокировки знака - позволяет устройству реализовать функции цифрового иитегратора и функции следящего интегратора.

Предмет изобретения

Цифровой интегратор, содержащий регистр подынтегральной функции, вход которого соединен с выходом сумматора подынтегральной функцни, а выход - со входом сумматора подынтегральной функцни, множнтельное устройство, входом подключенное к сумматору подынтегральной функции, а выходом-к сумматору для нолучения остатка интеграла и к схеме выделения приращения и восстановления остатка, второй вход которой соединен с выходом сумматора для получения остатка иитеграла, а выход - со входом регистра осцелью расширения его функциональных возможностей, в него введены коммутатор, выходом нодключенный к схеме выделения приращения и восстановления остатка, и схема блокировки знака, выходом подключенная к сумматору для нолучения остатка интеграла

п к коммутатору, а первым входом к регистру остатка интеграла, вторые входы схемы блокировки знака и коммутатора подключены к входной шине управления, третий вход коммутатора соединен с выходом множительного устройства.