АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО Советский патент 1972 года по МПК G06F7/38 

Известны арифметические устройства, содержащие регистр множимого, регистр множителя, регистр результата и устройство управления, в которых в выполнении арифметических и логических операций участвуют полноразрядные слова. Однако при решении различных задач очень часто приходится выполнять операции (в осповпом логические) только над некоторыми разрядами слова, что возможно в обычном АУ, с использованием, например, предварительно операции логического умножения, что увеличивает объем программы и продолжительность решения задач (последнее фактически снижает быстродействие ЦВМ).

С целью повышения производительности и расширения функциональных возможностей в предлагаемое устройство введены оперативный регистр, регистр выделения и две группы схемы совпадений.

Введение в состав АУ оперативного регистра позволяет сократить число операций при вычислении элементарпых функций (тригонометрических, показательных) по схеме Горнера путем введения сложных операций тина «сложить и умножить и «умножить II сложить. Так, например, благодаря введению в список команд ЭЦВМ «Урал-2 команды «сложить и умножить число команд сокращается в 1,5 газа. Команда «умножить и сложить, выполняемая с накапливанием частичных произведений в оперативном регистре, позволяет ири реализации линейных функционалов вида На,-Я, сократ1 ть команд в t

2 раза.

При поиске информации могут быть эффективно испо.тьзованы команды алгебраического сравнения и логического сопоставления, в которых оперативный регистр слулсит для кратковременного хранения одного из операндов. Это, напрпмер, при сопоставлении N кодов сократит число команд на /V.

Эффект от введения регистра выделения, например, при логической обработке информации, можно пронллюстрировать следующим примером. Пусть требуется преобразовать вектор А, заданный в виде (Яь а, ..., а„), в соответствии с некоторым алгоритмом. Компоненты вектора Л заданы в виде Z-разрядпых двоичных чисел. Тогда сам вектор момет быть представлен 2Хг-разрядного двоичного числа. Пусть теперь из массива векторов иеобходпмо выделить векторы, имеюи ие заданные проекции us и ui: A&As,.

с участием регистра выделения, позволяет сэкономить четыре команды.

Регистр выделения оказывается также чрезвычайно полезным при моделировании вычислительных машин уменьшенной разрядности (управляюш.их, бортовых и т. п.) на ЦВМ обш,его назначения.

Блок-схема устройства представлена на чертеже.

Устройство содержит регистр результата 1, регистр множителя 2, регистр множимого 3, регистр выделения 4, выделяюш,ий разряды операнда, участвуюш,ие в данной операции; оперативный регистр 5 для хранения дополнительного операнда, блок управления 6, две группы вентилей 7 и 8, кодовые шины 9 и числовые шины 10.

Импульсные входы и выходы оперативного регистра подключены к кодовым шинам устройства и числовым шинам ЦВМ. К последним подключены также импульсные выходы регистра результата и импульсные входы регистра выделения. Выходы регистра выделения подключены к потенциальным входам двух групп вентилей. К импульсным входам первой группы подключены числовые шины и к выходам - кодовые шины, а к импульсным входам второй группы - кодовые шины арифметического устройства. Импульсные выходы этой группы вентилей подключены к числовым шинам ЦВМ.

Для выполнения операций над отдельными разрядами слова по команде из ЦВМ в регистр выделения засылается двоичное чнсло, определяющее те разряды операндов, которые будут участвовать в последующих операциях. Разряды операнда по числовым шинам 10 поступают на первую группу вентилей 7 и далее. Выделенные таким образом разряды операнда через кодовые шины 9 поступают в тот или иной регистр АУ.

Ири отсылке результата операции в память или другое устройство число из регистра результата но кодовым шинам 9 поступает на вторую группу вентилей 8 и затем на шины 10.

Таким образом, регистр 4, а также схемы 7 и 8 образуют некоторое «двустороннее сито, пропускающее в АУ или из АУ только разряды, указанные регистром 4. Алгоритм работы АУ при выполнении операций не изменяется.

Оперативный регистр 5 используется в операции «сложить и умножить для хранения постояпного множителя, на который умножается сумма операндов из регистра результата / и памяти. При выполнении этой операции содержимое регистра 5 не меняется.

В операции «умножить и сложить к произведению операндов (из регистра 1 и памяти) прибавляется текущая сумма из регистра 5, и результат замещает содержимое оперативного регистра и регистра результата.

Кроме того, регистр 5 может использоваться для кратковременного хранения (в пределах операции) значения регистра результата,

что необходимо в операциях алгебраического сравнения или логического сопоставления, используемых при поиске информации.

Результатом этих онераций является включение соответствующих индикаторов, по которым осуществляются условные переходы, а сами операции остаются неизменными.

Ири отсылке результата в память число из регистра результата по кодовым шинам устройства поступает на вторую группу 8 вентилей, выходы которых подключены к числовым шинам.

И р е д м е т изобретения

Арифметическое устройство, содержащее регистр множимого, регистр множителя, регистр результата и схему управления, отличающееся тем, что, с целью повышения его

производительности и расширения функциональных возможностей, в него введены оперативный регистр, регистр выделения и две груниы схем совпадений с числом разрядов, равпым числу разрядов регистра выделения,

причем числовые входы и выходы разрядов оперативного регистра подключены к кодовым шинам арифметического устройства и числовым шинам цифровой вычислительной машины, управляющие входы оперативного

регистра подключены к схеме управления, числовые выходы разрядов регистра выделения подключены к числовым и кодовым шинам, управляющие входы регистра выделения - к устройству унравления, первые входы схем совпадений каждой группы подключе 1ы к управляющим выходам устройства управления цифровой вычислительной машины, вторые входы подключены к выходам разрядов регистра выделения, третьи входы первой группы схем совпадения подключепы к числовым шинам цифровой вычислительной машины, а второй группы - к кодовым шинам арифметического устройства, выходы первой группы схем совпадения подключены

к кодовым шинам АУ, выходы второй группы- к числовым шинам цифровой вычислительной машины.

гЧ-Л

li I I