I ВСЕСОЮЗНАЯ|j;rn-:-fVi|O.TF)inHMFnMMАвторыЗаявительКиевская экспедиция Украинского научно-исследовательскогогеологоразведоуного институтаSHSJiHOTEKA Советский патент 1973 года по МПК G06F7/38 

1

Предложенное устройство относится к области автоматики и цифровой вычислительной техники и может быть использовано при реализации технических средств ЭЦВМ.

Известны устройства для вычисления функции содержащие регистры, сумматор, квадратор, логические схемы.

Недостатком известных устройств является наличие многоразрядного сумматора, в котором хранится величина (). или наличие выходного регистра z.

Предложенное устройство отличается тем, что входная шина приращений переменной через дополнительную схему «И связана с входами сумматора и регистра, а через элемент задержки - с другими входами схем «И, другие входы сумматора соединены с выходами квадратора, а выход сумматора - с другим входом дополнительной схемы «И.

Это позволяет расщирить функциональные возможности устройства.

Блок-схема нредложенного устройства приведена на чертеже.

Устройство содержит регистр /, в.ходы которого связаны с шннами переменной к, а выходы через схемы «И 2 - с входами сумматора 3. Другие входы схемы «И 2 через последовательно соединенные схему «И 4 и

элемент 5 задержки соединены с щиной приращений переменной Дл.

Другой вход схемы «И 4 связан с выходом сумматора, а другие входы сумматора - с выходами квадратора 6, входы которого соединены с шинами переменной у. Выход схемы «И 4, кроме того, связан с управляющими входами регистра 1 и сумматора 3.

В основу работы устройства положены следующие соотношения. Так как , то решение будем искать в виде Z X.. После подстановки этого условия в исходное уравнение и возведения в квадрат, получим

у (2х + Ал:) Дл-.

Устройство работает следующим образом.

Импульсы, изображающие независимую переменную у, поступают на вход квадратора 6, в котором образуется велнчнна //. В регистр / подаются входные илпимьсы х непосредственно и импульсы ирпра1ценпй Ал через схему «И 4. В регистре накапливается величина л+Ал. В еумматор 3 поступают число у в прямом коде, импульсы приращений через схему «И 4 и элемент 5 задержки на вычитание в низший разряд сумматора, число из регистра в обратном коде через схемы «П 2 со сдвигом па одип разряд влево, благодаря чему это число умножается на два. В сумматоре накап.1ивается разность

у.(2х + х)х.

В момент, когда указанная разность,станет равной «О, сигнал с выхода сумматора закрывает схему «И 4, при этом число в регистре равно искомой величине z.

Предмет изобретения Устройство для вычисления функции 2 - /л -f-гy содержащее регистр, через схемы «И связанный с входами сумматора, квадратор и элемент задержки, отличающееся тем, что, с целью расширения его функциональных возможностей, дополнительная схема «И связана с входами сумматора и регистра, а через элемент задержки - с другими входами схем «И, другие входы сумматора связаны с выходами квадратора, а выход сумматора соединен с другим входом дополнительной схемы «И.

iX

м