УСТРОЙСТВО ДЛЯ ПРОВЕРКИ МАТРИЦ ОПЕРАТИВНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ Советский патент 1974 года по МПК G11C29/00 

I

Настоящее изобретение относится к области зашо.минающи.х устройств.

Известно устройство для шразерки матргщ оперативных заломинающи.к устройств, содержащее регистр адреса, подсоеди.ненный к блоку дешифраторов, 1выхОД которого подклюнен к блоку формирователей имтульсов то:ка, блок считывания и контроля, подсоединенный к блоку уиравлеиия.

Недостатко.м известно го асрройсгва является отсутствие аюго.матичеокото коятроля усилителя считывания в момент работы устройства, ЧТО ведет IK дополнительно-му времени, необходимому для проверки усилителя считывания и у.меиьшению точности контроля пр01веряе)мой матрицы.

С .целью повышения точности контроля и быстродействия устройства в него введен дополнительный блок прадварнтельиы.х усилителей, работающих в цикле записи инфо1р(мации в .матрицу, копда усилители считывания не используются. Одни входы дополнительного блока пред1ва1рительных усилителей подсоединены «о входа .м введенного в устройство блока генераторов импульсов -и к выходам схе.мы заоуака блока генераторо1в, другие - « выходам блока генераторов, а выходы - к входам блока усилителей считывания, с (Которым соединены предварительные усилители, работающие в цикле чтения Ннфор.мации с нроверяемой :матрицы.

На чертеже показагта блок-схема устройства для прове.рки матриц оперативных запоминающих устройств.

Устройство с.злгржнт блок / упра.влслня, регистр 2 адреса, дешифратор 3, блок 4 формирсвателей ; мпульсов токов. .К блоку 3 иодКЛЮчается .нрсворяемая матрица 5. Устройство также содержит блок 6 генераторов нмпульсов, состоящий из генераторов 7 и 8, блок 9 предварительных усилителей, состоянщх из нескольких нредварптельных усилителей (на чертеже указаны два предварительных усилителя 0 и //), дополнительный блок 12 предварительных сплителей, состоящих из предварительных усилителей 13 и 14, блок 15 усилителей считывания, схему 16 запуска бло-ка генераторов, которая в.ключает схемы «И 17 ;i 18 и инвертор J9, блок 20 контроля.

Блок / управления предназ.начен для выработки нeoбxoди ыx импульсов и потенциалов, управляющих работой остальных блоков устройства. Оп соединен с регистром 2 адреса, .дешифратором 3, блока-мн формирователей и.мпульсов токов 4, предварительных усилителей Я усилителей считыван 1я /5, схемой 16 запуска бло,ка генераторов н.мпульсов и блоком контроля 20.

Регистр 2 а.дреса, предусмотренный для ::1оследовате.1ы-1ого выоооа Iepi.iii, рабога;о ЦЛл ,в счсгчич;;. О;: соед1М1ен с блоками управления /, деш;1()раTOpCLM о 41 блоком формирователе и.ЛП/.гьсгв токов 4. Дсшифраир 3 служит для ареобралоз.:;;;;1я 1 1отелЦ1 а.;ов тршгсроз pe; iCi;)a 2 и ммшульсы В|;;аб жде;1 1Я cooTiSeTcrBVioniMX толягтся .выоор спределеиао: оомот1ки Даллэи коорцииаты матрицы. Входы .дешифратора 3 соединены с . блока улра-влг:;11я /, регистра а.дреса 2, блока формирс.вателеи импуль-сав токов 4, а его выходы пэдключеи1л к шинам Н.рОверяемой .матрицы 5. Блок фсрлпфователей нмпульсов токов 4 Лрсдназиачеи для фо рмиравания импульсов тока чтения, . О|И соедиис:; с блоком угфавления / и дешифратором 3. Блок reiiepaTopOB ИМпульссв 6 исиользуется для ге11ер11рс1заи1 Я им1а1ульсс13 иаТ1ря;ке1:ия заданной а М1Г л:плды и С:иределе;1но10 ;вре ;еиuciO полсжепия .но отношению IK лмпульсу :ia;;;yjKa. Генератор имиульсов 7 формирует имлульс |аиряжбиия по .длительности и ам;., paai-ibiii допуст11моГ М11п;,:ал:- 1гой ве,1ичине счита1;.1(01го СИГпала «1 с матрицы в MOMeirr заниси инфо рмации «1, а тенератор импульсов 8 формирует 1Млтульс, равный допустилюи максима,тьной величине считанного сигнала «О в момент заннси информации «О. Входы генераторов нмиульсов 7, 8 связаны соот.ветст1венцо с выходами 21 и 22 схемы 16 за1иуока бло1ка генераторов и с .иервыми клапанируемьгми 1входа1ми 23 и 24 лредварительилх ус 1лителей 13 и 14 блока 12, вторые входы 25 и 26 предварительных усилителей 13 и 14 соединены соответст-венпш с выхоаа.ми тех же генераторов. Ьлок 9 .ПрС;Д1зг1рительных уе;:лителеГ1 иредмазна чен .для выбора обмотки считывания и пре,Д варитель;1.ого усиления ечитаиШлХ -сигналов с матриды. Первые входы клапанируемых лред1варитель-ных усилителей 10 и // соединены с выходами обм.отак считьвва-ния проверяемой матрицы 5, а вторые входы - с выходом б л еж а / управления. Дополнительный блок Г2 -предварительных усилителей служит аля усиления сигналоз, пост 1паюших с блока 6 геиерато.рсз импульCOiB. Кл а пируем ые пред1ва:рительные уснлителц 10-14 идентичны и выхады их соединены с первым 1ВХОДОМ блока 15 усилителей -счиТ пва;;ия. Блок/5 усилителей считьявапия .предцазцачен для а.мплитудной и временной селекции ечитан:иых сигналов, усиления их и формцровання 1ВЫХ.ОДН01ГО имлульса. Второй вход блока 15 со.единен с блоком Л1пра1вления /, а выход - с Входам блока контроля 20. Схе.ма /5 3ai;iycKa б;и)к: :-с:;ерат(фсв н ; дн:;значема дли коммутац с;:гна;::)в yiipaB.ieиия. заиуокающих :генераторы 7 и 8. Схема «М 17 срабатывает в момент записи информации «1 в матрицу, при этом на выходе схемы образуется разрешающий нотенциал д.тя за.пуока генератора Импульсов 7, а схема «И 18 срабатывает и залускает i енератор и.мпульсов 8 в омент заииси iiiicpopма.цш 0. Первые входы схем «П 17 и 18 Соеди1;сиы с выходом блока уиравлеиия /, онределлюшего 1время залуска в цикле записи блока 2 генераторов. Второй вход схемы «И 17 с:;едииен с 1ВХОДОМ инвертора 19 и выходом блока унравления, ОЕТределяюшиМ зап,;сь информации «, а BTopoii вход схсМ1л «И 1 соедиiiCH с выходом и;3ергс;511 /5, K;)T; pbiii определяет зани-сь информации «О. Выходы 21 и 22 схем «1Ь /7 и 18 С .;е.Д 1:е;. с соответствующими входал;и геиераторо-з 7 и 5 и входа и 23 24 предварительных усилителе 13 и 14. LJicix .ксмтро.тя 5i9 KiK д;|а:1 ;аче11 для ;;0:irpo;i5; соответствия залисаннО и считываемой информации. Блок контроля соединен с блоками управления / и усилителей ечитывани 1 15. Выходь дсшифратора 3 а1С:Дключе:;ы к выходны.м шииам 27 устройства, входные шины 28, которого соединены с одними из входов блака 9 нредварительиых усилителей. Работа устройства ироисходит слеДуюши.м образом. При проверке матрицы 5 происходит азтол атическая смена Ц 1формации, зашисанной в iii-й, т. е. ы ачале идет цикл заи1:си информации в матрицу, соглае;10 прямому «тяжелому коду, далее осуществляется определенное количество Ц11.клов чтения иифор.ма.ци) с матрицы, затем .следует цикл зашиси информации в маг)иц согласно и иверсмому «тяжелому коду, 1 С;пределеииое Количество Ц1;к.тсв чте.::ия с МсПри. и дао1ее все yi-j iiOвтор/ ется необхо,л;ьмое Ч1;сло .раз. Во в.ре.мя ЦЦКЛС1В -чтения в блоке ун-равлеН1;я 1 вырабатываются клапан;1рующ1 е и-.мпульсы, позволяющие выбрать 1еобходимый :;ре.,зар.:ггел1;ньи1 уснлитель блока 9 и yc;iлить считанный сигнал с проверяемой матрцць; 5. Сч1ггаии1 1Й сипгал поступает на вкл;оченн)1Й нреД|варительный усилитель 10 или //, усиливается и поступает на блок усилителей считы1за;:ия /5, который производит в-ременную се.тс:кц;1Ю с ,ью стробирующего ,;м Пульса 1 амтлнтудную -селекцию. При считыва-ниц ин-формащии «1 величиiiia считанного сигнала должна быть достаточна ДЛЯ срабатывания блока усилителей считывания 15, т. е. на выходе должен образоваться стандартный исмпульс. Этот импульс пе-редается в -блок коптроля 20 и вооприкимается бложом как соответствие И:;.формаци 1 «1. При считывании инфор:ма.ции «О величи.иа считанного сигнала доллсна быть меньше напряжения порога .сра-батывапия

сч;;тььза1П Я и зыходнои иМпульс не образуется. Сгоутстзие ИМлульсг иг вхг.це блока контроля 2G воспринимаете;; как соответствие информа ции «О.

Во время ци кло;3 клаПанирлющие им1пульсы на вход блока 9 Предварительных усилителей не поступают. В это время на nepiBbie (ВХОДЫ схем «И J7 -и 18 с блока управления / ностушают ;кла1паНИрующие импульсы ци1кла записи. При записи ииформании «1 на щы.хсде 21 схемы «Р 17 будет сбразовап импулье, который включает предварительный )силитель /7 и тенератор нмп; льсов 7 (схема «И 18 будет закрыта). Через определенное время генератор 7 вырабатывает и:мпульс напряжения определенной длительнО(Сти и амплигуды, 1П.ри а отором должен ораоатывать олок

;ил11телеи считывания 15. Если параметры блока усилителей считьввания 15 иаходятея в порме, то Ois сработает, эыходной сигнал поступит на вход блока Контроля 20, который Выдаст сИГнал соотзетствия в блок управления /. Если же параметры его из.менились так, что при это.м не будет образОВан выходной импульс, то блоком контроля 20 не будет выдан сигнал соответствия в блок управления /.

При записи информации «О потегшиал на Зторо,.м вхсае схемы «И 17 станет запрещающим схема «И 17 откажется закрытой, а схема «И 18 откроется. Имитульс с выхода 22 схемы «И 18 откроет иредварительный усилитель 14 и заП етит Геиератор §. Через определенное время генератор 9 вырабатывает импульс напряжения определенной длительности а .мплитуды, при котором блок усил.чтелей считывания 15 не должен срабатывать. Если параметры блока усилителей считывания 15 1 аходятся в норме, то оп не сработа.ет, блок контроля 20 выаает в блок / управления сигнал соответствия. Если же параметры бло.ка усилителей считывания 15 изменятся так, что он сработает, то в этоим случае блок контроля 20 не выдает сигнал соответствия в блок упра вления 1. При отсутствии сигналов соответствия блоск управления / ВЫдает оператору инфар мацию об изменении параметров блока усилителей считывания 15 л недоп- етимости дальнейшей проверки матриц. После окончания записи клапанирующие импульсы на первые входы схем «П /7, 18 поступать не будут i соответетзеино генераторы 7 и 8 блс1ка 6 не буаут запускаться и дапэл; ;тельные г.редварнтельнь-ье усилнтели 13 и 14 бло1ка 12 будут за крыты.

При проверКе блока усилителей считывания 15 необходимо подавать стробирующий :р,:пульс в пИКлах чтения и записи.

Предмет и з о б р е т е ;; и я

Устройство для проверки матриц оперативных запоминающих устройств, содерлчащее дешифратор, входы которого подключены к выходам регистра адреса и блока формирователей тока, а выходы - к выходиьгм щ;1иа;м устройства, блок предварительных усил 1телей, оап:И вхоцы которого подсоеицнены к зходныМ шина.м устройства, друг)е - к блок УПравления, а выходы - к блок} усилителей считьввания, СоединеннОму с бло.кОМ контроля, отличающееся тем. что, с целые повыщеиия точности Контроля и увеличения быстродействия устройства, оно содержит допол1{ительный блоп предварительных усилителей, одни входы которого подсоединены ко входам введенного в устройство блока генераторо.в, другие - к выходам блока генераторов, а выхс:ды - ко входам блока усилителей считывания, схему запуска блока генераторов, входы которой подключены к блоку управления, а выходы - ко входам блока генераторов.