Устройство для контроля матриц на ферритовых сердечниках Советский патент 1979 года по МПК G11C29/00 

Описание патента на изобретение SU658601A1

Изобретение относится к области запоминающих устройств.

Известны устройства для контроля матриц на ферритовых сердечниках 1 и 2.

Одно из известных, устройств содержит регистр, дешифратор адреса, формирователи токовых импульсов, усилители воспроизведения 1. В этом устройстве информация, записанная в сердечники, испытывается на сохранность имитацией многократного обращения к соседнему адресу путем подачи специальных разру1пающих импульсов тока по данному адресу. Недостатком этого устройства является невысокая точность контроля.

Наиболее близким техническим рещением к данному изобретению является устройство для контроля матриц на ферритовых сердечниках, содержащее последовательно соединенные регистр и дешифратор адреса, выход которого подключен ко входу формирователя координатных токов считывания и записи, коммутатор токов, входы которого соединены соответственно с выходами формирователя двухполярных токовых импульсов и блока управления 2.

Данное устройство осуществляет раздельную проверку влияния каждого неблагоприятного фактора и не обеспечивает полной проверки матриц. .Л поскольку в реальных условиях работы матрицы информация, записываемая и считываемая, подвергается как разрушению многократным обращением к соседнему адресу, так и воздействию помех при хранении различной информации, то это снижает точность контроля матриц.

Целью настоящего изобретения является повышение точности контроля матриц на ферритовых сердечниках путем контроля разрушенных сигналов чтения нуля и единицы на фоне максимальных нескомценсированных помех, прибавляющихся к сигналу разрушенного нуля и вычитающихся из сигнала разрушенной единицы, т. е. приближения условий контроля матриц к реальным условиям их работы.

Поставленная цель достигается тем, что устройство содержит дополнительные формирователь двухполярных токовых импульсов и коммутатор токов, одни из входов которых подключены к соответствующим выходам блока управления, другие входы дополнительного коммутатора токов соединены соответственно с выходами формирователя координатных токов считывания и записи и дополнительного формирователя двухполярных токовых импульсов, а выход дополнительного коммутатора токов подключен к выходу устройства. На фиг. 1 представлена структурная схема устройства для контроля матриц на ферритовых сердечниках, на фиг. 2 - диаграммы, поясняющие его работу. Устройство содержит регистр адреса 1, дешифратор адреса 2, выход которого подключен ко входу формирователя координатных токов считывания и записи 3, коммутатор токов 4, входы которого соединены соответственно с выходами формирователя двухполярных токовых импульсов 5 и блока управления 6, дополнительные формирователи двухполярных токовых импульсов 7 и коммутатор токов 8 (см. фиг. 1). Проверяемая матрица подключается к выходам устройстза и на фиг. 1 не изображена. Одни из входов формирователя 7 и коммутатора 8 подключены к соответствующим выходам блока 6, другие входы коммутатора 8 соединены соответственно с выходами формирователя 3 и 7, а выход коммутатора 8 подключен к выходу устройства. Работа устройства пррисходит в семь тактов. В первом такте производится запись единицы в выбранный сердечник подачей перемагничивающих координатных токов записи амплитудой 0,5 Цгде Im- ток, достаточный для перемагничивания сердечника) из формирователя координатных токов считывания и записи 3 через коммутатор 8 (импульсы 9 тока на фиг. 2).Во втором такте производится запись такого вида «тяжелого кода («прямого или «обратного) в проверяемую матрицу подачей из формирователя двухполярных токовых импульсов 5 через коммутатор трков 4 импульса тока амплитудой 1,5 Ipj, при котором в выбранном сердечнике должен записаться нуль, причем полярность и.мпульса тока для записи «прямого или «обратного «тяжелых кодов определяется блоком управления 6 по адресу выбранного сердечника (импульсы 10 тока на фиг. 2) .Одновременно с подачей записывающего «тяжелый код импульса тока по соответствующим координатным проводам проверяемой матрицы из формирователя координатных токов считывания и записи 3 через коммутатор токов 8 подаются записывающие единицу импульсы тока амплитудой 0,5 Ifn для сохранения в выбранном сердечнике записанной единицы (импульсы 11 тока на фиг. 2). В первом и втором тактах коммутатор токов 8 подключает к выходу устройства формирователь координатных токов считывания и записи 3. В третьем такте коммутатор токов 8 подключает к выходу устройства формирователь двухполярного разрушающего тока 7, который подает на выбранный сердечник проверяемой матрицы разрушающие импульсы тока полярностью, противоположной полярности импульсов тока записи, и амплитудой 0,295 I-m (импульсы 12 тока на фиг. 2). На время четвертого и пятого тактов коммутатор токов 8 вновь подключает к выходу устройства формирователь координатных токов считывания и записи 3. В четвертом такте производится считывание разрушенной единицы из выбранного сердечника подачей перемагничивающих токов считывания амплитудой 0,5 Im в этот сердечник из формирователя координатных токов считывания и записи 3 (импульсы 13 тока на фиг. 2). После считывания единицы выбранный сердечник находится в нулевом состоянии. В пятом такте в проверяемой матрице производится запись «тяжелого кода, вид которого противоположен записываемому во втором такте, подачей импульса тока амплитудой 1,5 Ire из формирователя двухполярных токовых импульсов 5 через коммутатор 4 (импульсы 14 тока на фиг. 2). При этом одновременно подаются импульсы тока считывания в выбранный сердечник из формирователя координатных токов считывания и записи 3 через коммутатор токов 8 (импульсы тока 15 на фиг. 2) для подтверждения нулевого состояния выбранного сердечника. В щестом такте коммутатор токов 8 подключает к выходу устройства формирователь двухполярного разрушающего тока 7, который вырабатывает разрушающие импульсы тока амплитудой 0,295 1 и полярностью, совпадающей с полярностью импульсов тока записи (импульсы 16 тока на фиг. 2). В седьмом такте коммутатор токов 8 вновь подключает к выходу устройства формирователь координатных токов считывания и записи 3, который вырабатывает импульсы тока считывания амплитудой 0,5 11п(импульсы 17 тока на фиг. 2). Считывание таким образом записанного сигнала разрушенного нуля в данном случае происходит па фоне максимальной нескомпенсированной помехи, суммирующейся с сигналом разрушенного нуля. После контроля сигнала разрушенного нуля переходят к проверке следующего сердечника. Использование дополнительного формирователя двухполярного разрушающего тока и коммутатора токов выгодно отличает описанное устройство для контроля матриц на ферритовых сердечниках от известных устройств, так как повыщает точность контроля матриц больщим приближением условий проверки к реальным условиям работы матриц в составе накопителя оперативного устройства. Формула изобретения Устройство для контроля матриц на ферритовых сердечниках, содержащее последовательно соединенные регистр и дещифратор

адреса, выход которого подключен ко входу формирователя координатных токов считывания и записи, коммутатор токов, входы которого соединены соответственно с выходами формирователя двухнолярных токовых имнульсов и блока управления, отличающееся тем, что,с целью повышения точности контроля за счет приближения условий контроля матриц к реальным условиям их работы, устройство содержит дополнительные формирователь токовых импульсов и коммутатор токов, одни из входов которых подключены к соответствующим выходам блока управления, другие входы дополнительного коммутатора токов соединены соответственно с выходами формирователя координатных токов считывания и записи и дополнительного формирователя двухполярных токовых импульсов, а выход дополнительного коммутатора токов подключен к выходу устройства.

Источники информации, принятые во внимание при экспертизе

1.Погорелова Т. Г., Ширшов В. Г. Автомат для контроля матриц и кубов МОЗУ. Информационный листок № 74-0641, ВИМИ.

2.Авторское свидетельство СССР № 324804, кл. G 11 С 29/00, 1970.

Фиг.

IS

Похожие патенты SU658601A1

название год авторы номер документа
ВСЕСОЮЗНАЯ * ПАШТИЗ-ТЕШ!—Ё^^Й^ШТШЛ 1972
  • В. В. Мартынов
SU323804A1
Устройство для контроля запоминающих матриц 1979
  • Синельник Виктор Константинович
  • Волох Анатолий Иванович
  • Лашев Михаил Николаевич
  • Статылко Юрий Иванович
SU875468A1
Устройство для контроля параметров ферритовых сердечников запоминающей матрицы 1981
  • Ясенцев Виктор Викторович
SU963110A1
СПОСОБ ПРОВЕРКИ МАТРИЦ НА ФЕРРИТОВЫХ СЕРДЕЧНИКАХ 1971
SU318998A1
Устройство для контроля параметров ферритовых сердечников запоминающей матрицы 1984
  • Ясенцев Виктор Викторович
SU1200346A1
Устройство для контроля ферритовых сердечников запоминающих матриц 1984
  • Ясенцев Виктор Викторович
SU1280460A1
Магнитное оперативное запоминающее устройство 1981
  • Романьков Виктор Григорьевич
SU980161A1
Устройство для обучения записи информации в память ЭВМ 1983
  • Федотова Тамара Алексеевна
  • Федотов Николай Дмитриевич
  • Осокина Татьяна Александровна
SU1153340A1
ЗАПОМИНАЮЩЕЕ УСТРОЙСТВОСЙ1Ч '^ 1972
SU436389A1
Накопитель магнитного оперативного запоминающего устройства 1974
  • Балашов Евгений Павлович
  • Орлов Борис Петрович
SU498647A1

Реферат патента 1979 года Устройство для контроля матриц на ферритовых сердечниках

Формула изобретения SU 658 601 A1

SU 658 601 A1

Авторы

Исламов Реальгар Кабирович

Шевченко Василий Сергеевич

Чирков Александр Иванович

Даты

1979-04-25Публикация

1977-01-06Подача