Псевдослучайный преобразователь Советский патент 1974 года по МПК G06F7/58 

1

Изобретение относится к вычислительной технике и может найти применение при моделировании случайных процессов.

Известны устройства, использующие последовательности псевдослучайных чисел в качестве адресов оперативного запоминающего устройства. В этих устройствах используется регистр-преобразователь с сумматорами по модулю «2 в цепи обратной связи, соединенными с некоторыми ячейками регистра, причем выбор этих ячеек определяет вид образующего полинома. Содержимое регистра-преобразователя впоследствии рассматривается как адрес некоторой ячейки памяти путем пересылки этого содержимого со сдвигового регистра на регистр адреса. Сам преобразуе.мый сигнал записывается па регистр числа и запоминается впоследствии в памяти по адресу, определяемому содержимым регистра адреса.

Однако отсутствие возможности регистрировать количество наложений, т. е. случаев выработки одинаковых адресов разными входными величинами при различных схемах соединений сумматоров по модулю «2 с ячейками регистра преобразователя снижает его точность.

Цель изобретения - повышение точности работы преобразователя. Для ее осуществления преобразователь содержит блок сравнения кодов, входы которого соединены с соответствующими выхода.ми оперативного запоминающего устройства и входного регистра, генератор одиночного импульса, вход которого подключеп к выходу блока сравнения кодов, счетчик числа наложений, счетный вход которого соединен с выходом генератора одиночного импульса, а сбрасывающий вход - с выходом генератора тактовых импульсов, и блок

регистрации, разрядные входы которого подключены к разрядным выходам счетчика числа наложений соответственно.

На чертеже приведена блок-схема устройства. Она содержит входной регистр 1, регистр-преобразователь 2, блок 3 сравнения кодов, оперативное запоминающее устройство 4, блок 5 сумматоров по модулю «2, генератор б одиночных импульсов, счетчик 7 числа налол ений, блок 8 регистрации, коммутатор 9,

генератор 10 пачки импульсов и генератор 11 тактовых импульсов.

Выходы входного регистра 1 соединены с входами регистра-преобразователя 2 соответственно. Первая группа выходов регистрапреобразователя подключена к первой группе входов коммутатора 9, вторая группа входов которого соединена с соответствующими выходами сумматора 5 по модулю «2. Вторая группа выходов регистра-преобразователя подключена к соответствующим входам

оперативного запоминающего устройства 4, выходы которого соединены с первой группой входов блока 3 сравнения кодов, вторая группая входов которой соединена с выходами входного регистра 1 соответственно. Выход блока сравнения кодов 3 подключен к входу генератора б одиночного импульса, выход которого соединен со счетным входом счетчика 7 числа наложений, выходы которого соединены с разрядными входами блока регистрадни соответственно. Выход генератора 11 тактовых импульсов соединен со сбрасывающим входом счетчика 7 числа наложения, с тактовыми входами входного регистра 1 и коммутатора 9 и с входом генератора 10 пачки импульсов, выход которого подключен к сдвигающему входу регистра преобразователя 2.

Псевдослучайный преобразователь работает следующим образом.

Входные детерминированные сигналы разрядности Л записываются во входной регистр 1, из которого поступают в регистр-преобразователь 2 разрядности М, и блок 3 сравнения. Передача осуществляется по сигналу с выхода генератора 11 тактовых импульсов. Величина Ai выбирается в соответствии со следуюЩ1Г. условием

Пре-бр зсванный сигнал из регистра-преобт CBj-оля 2 переносится на адресный регистр т: ;:;тс о зап минающего устройства 4. C.;0fi;;i:s лдреного регистра декодируется в :: р/с о:и:ретной ячейки, содержимое которой В по. и -Я на числовой регистр оперативного :; .;:о :г и:1ощего устройства 4. При неравенстое двух поступающих в блок 3 сигналов снимается сигнал, воздействующий на генератор 6 одиночных импульсов. Состояние счетчика 7 регистрируется в блоке 8 регистрации.

,По сигналу с выхода генератора 11 тактовых импульсов входные ситналы, заполненные во входном регистре 1, переписываются в регистр-преобразователь 2 и блок 3 сравнения кодов. Этим же сигнало.м осуществляется установка в нуль счетчика 7 числа наложений и запуск генератора 11 пачки импульсов с количеством импульсов в пачке, равном М. Сдвиг содержимого регистра-преобразователя 2 осуществляется в такт каждой элементарной посылки из этой пачки, а последним импульсом из пачки преобразованный сигнал переписывается на адресный регистр оперативного запоминающего устройства 4. Содержимое памяти но данному адресу с числового регистра поступает в блок 3 и при неравенстве

его преобразуемому сигналу вырабатывается сигнал запуска генератора 6 одиночных импульсов. Счетчик 7 подсчитывает число поступлений импульсов от генератора 6 и сбрасывается в нуль следующим импульсом от генератора 11 тактовых импульсов, состояние этого счетчика запоминается в блоке регистрации 8. При каждом такте сбрасывания генератора 11 тактовых импульсов происходит срабатывание коммутатора 9, осуществляюи1;сго перекоммутацию соединений блока сумматоров но модулю «2 с ячейками регистра преобразователя 2, меняющее вид образующего полинома регистра-преобразователя 2. В процессе работы в блоке 8 регистрации регистрируется количество случаев выработки одипаковых адресов разными входными величинами для различных полиномов регистрапреобразователя 2, причем минимальное содержимое блока регистрации является критерием наилучшего выбора вида образующего полинома для конкретных распределений входных величин.

Предмет изобретения

Псевдослучайный преобразователь, содержащий коммутатор, входы которого соединены с соответствующими выходами блока сумматоров по модулю «2 и с первой группой выходов регистра-преобразователя, вторая группа выходов которого подключена к соответствуюи1им входам оперативного запоминающего устройства, а входы - к разрядным выходам входного регистра, тактовый вход которого соединен с тактовым входом коммутатора, с выходом генератора тактовых импульсов и со входом генератора пачки импульсов, выход которого подключен к сдвигающему входу регистра-преобразователя, отличающийся тем, что, с целью повышения точности работы преобразователя, он содержит блок сравнения кодов, входы которого соединены с соответствующими выходами оперативного запоминающего устройства и входного регистра, генератор одппочного импульса, вход которого подключен к выходу блока сравнения кодов, счетчик числа наложений, счетный вход которого соединен с выходом ге ератора одиночного импульса, а сбрасываюП1,ий вход - с выходом генератора тактовых импульсов, и блок регистрации, разрядные входы которого подключены к разрядным выходам счетчика числа наложений соответственно.