Преобразователь двоичного кода в двоично-десятичный Советский патент 1974 года по МПК G06F5/02 

1

Изобретение относится к автоматике и вычислительной технике и предназначено для преобразования кодов.

Известны преобразователи двоичного кода в двоично-десятичный, содержащие двоичный регистр сдвига и двоично-десятичный регистр сдвига со схемами коррекции по числу тетрад.

Цель изобретения - упростить устройство.

Для этого выходы схемы управления вычитанием соединены с соответствующими входами накапливающего сумматора схемы формирования управляющих сигналов и со входами соответствующих групп вентилей, выходы схемы формирования управляющих сигналов соединены со входами схемы управления вычитанием и с одним из входов схемы анализа знака числа, другие входы которой соединены с выходами знакового разряда накапливающего сумматора, а выходы этой схемы соединены со входом схемы управления вычитанием и со счетным входом четырехразрядного двоичного счетчика.

На чертеже изображена схема устройства.

Устройство содержит статический регистр 1, разделенный на тетрады, группы вентилей 2, четырехразрядный двоичный счетчик 3, схему управления вычитанием 4, схему формирования управляющих сигналов 5, схему анализа 6 знака числа, накапливающий сумматор 7, шину подачи тактовых импульсов 8, шину подачи импульса 9 «начало преобразования.

При преобразовании в трехразрядное десятичное число, схема формирования управляющих сигналов 5 реализуется на двух триггерах 10 и 11, элементе задержки 12 и схеме ИЛИ 13, схема управления вычитанием 4 содержит элементы задержки 14 и 15, схемы И 16-19; схема анализа 6 знака числа включает в себя триггер 20 знака (накапливающего сумматора 7), схемы И 21 и 22.

Устройство реализует следующий алгоритм преобразования.

В сумматор 7 вводится преобразуемое число в двоичном коде, после чего осуществляется последовательное вычитание из числа в двоичном коде его порядка в том же коде до получения младщего порядка. После каждого вычитания анализируется знак остатка числа в сумматоре 7 при помощи схемы анализа 6 и, если число больше нуля, то операция вычитания повторяется, если же число меньше нуля, то в следующем цикле происходит восстановление остатка, после чего схема формирования управляющих сигналов 5 дает разрещение на вычитание порядка, на единицу меньше 20. Это происходит до тех пор, пока порядок не будет понижен до нуля. Количество вычитаний каждого порядка подсчитывается четырехразрядным двоичным счетчиком 3. После считывания очередного порядка числа через вентили 2 в статический регистр 1, счетчик 3 устанавливается в «О.