Быстродействующий счетчик Советский патент 1974 года по МПК H03K23/02 

1

Изобретение относится к -вычислительной технике и может быть исиользовано для суммирования последовательности входных импульсов.

Известен быстродействующий счетчик на элементах И-НЕ, каждый разряд которого выполнен на основе Д триггера, который содержит триггер памяти и два коммутационных триггера, причем единичный .выход тригreipa памяти соединен с единичным входом первого коммутационного триггера, у которого нулевой выход соединен с единичным входом триггера памяти, а единичный выход - с единичным входом второго коммутационного триггера, нулевой выход которого соединен с нулевым ВХОДОМ тригге|ра памяти и нулевым входом первого коммутационного триггера.

Цель изобретения - уменьшение числа межразрядных связей и .нагрузки на выходы элементов И-НЕ.

Это достигается тем, что единичный выход второго коммутационного триггера каждого разряда соединен с нулевым и единичным входом первого коммутационного триггера ;последующего старшего разряда.

На чертеже изображена схема предлагаемого быстродействующего счетчика.

В .каждом разряде схемы И-НЕ 1 и 2 образуют триг:ге|р памяти, И-НЕ - 3 и 4 - второй коммутационный триггер, а И-НЕ 5

и б образуют первый коммутационный триггер. Ие1рвый разряд счетчика работает -как обычный триггер со счетным входом. Срабатывание же второго разряда возможно л«щь

при наличии сигнала .переноса на выходе схемы И-НЕ 3 первого разряда, что указывает на то, что в первом разряде записана единица. Поскольку значение сигнала на выходе схемы И-НЕ 3 не изменяется .в течение действия тактирующего сигнала, то возможность .появления опасных состязаний полностью исключена. Срабатывание третьего разряда осуществляется при наличии сигнала переноса на выходе схемы И-НЕ 3 .второго

разряда, что указывает на то, что триггер памяти .второго разряда находится в состоянии «единица и имеется сигнал переноса с выхода схемы И-НЕ 3 первого разряда, т. е. что и триггер ламяти .первого разряда находится в состоянии «единица. Весь процесс формирования сигналов суммы и переноса осуществляется схемами И-НЕ 3 и 6 до прихода тактирующего сигнала. Тактирующий сигнал осуществляет только одновременную

запись результатов суммирования в триггеры памяти счетчика. Таким образом, с приходом та.ктирующего сигнала тригге|р памяти третьего разряда пзменит свое состояние на противоположное, а триггеры памяти первого и второго разрядов установятся в состояние «нуль. Аналогично срабатывание л-ого разряда счетчика осуществляется при наличии сигнала переноса .на выходе схемы И-НЕ 3 (п - 1)-го разряда, что указывает на то, что все (п - 1) разрядов счетчика находятся в состоянии «единица. С приходом очередного тактирующего сигнала триггеры памяти всех п разрядов изменят свое состояние.

Предмет изобретения

Быстродействующий счетчик иа элементах И-НЕ, каждый разряд которого вылолнен иа основе Д-тригге|ра, который содержит триггер памяти и два коммутационных триггера.

причем единичный выход триггера памяти соединен с единичным сходом первого коммутационного триггера, у -которого нулевой выход соединен с единичным входом триггера иамяти, а единичный выход - с единичным входом второго коммутационного триггера, нулевой выход которого соединен с нулевым входом тригге|ра памяти и нулевым входом первого коммутациоиного триггера, отличающийся тем, что, с целькУуменьшения числа межразрядных связей, уменьшения нагрузки на выходы этих элементов, единичный .выход второго коммутационного триггера каждого разряда соединен с нулевым и единичным входом Первого коммутационного тригге1ра по.следующего старпгего разряда.

J разряд

W

2 разряд

7 разряд