Запоминающее устройство Советский патент 1974 года по МПК G11C11/00 

Изобретение относится к области запоминающих устройств (ЗУ).

Известно ЗУ, содержащее накопитель, подсоединенный к регистру адреса, регистр силы корректирующего кода, один выход которого подключен к входам блоков кодированияи декодирования и к одному из входов первой схемы сравнения, выход которой подсоединен к блоку управления, а другой вход - к выходу схемы определения кратности отказов и одному из входов второй схемы сравнения, другой вход которой подключен к выходу блока декодирования, блок генерации корректирующих слов, выход которого подсоединен к одному входу распределительного блока, другим входом подключенного к выходу блока схем «И и к одному из регистров кодового слова, а выход через блок схем «ИЛИ - к блоку декодирования, схему определения отказавщих разрядов, входы которой подсоединены к выходам регистров кодового слова, а выход - к информационному входу блока схем «И и к входу схемы определения кратности отказов.

Однако известное ЗУ имеет невысокую эффективную емкость.

Предлагаемое ЗУ отличается от известного тем, что оно содержит дополнительный накопитель, адресный выход которого подключен к выходам старших разрядов регистра

адреса, а разрядный вход и выход соответственно к другому выходу и входу регистра силы корректирующего кода.

На чертеже приведена блок-схема предлагаемого ЗУ. Оно содержит регистр адреса 1 с входом 2, состоящий из регистра номера ячейки 3 и регистра номера страницы 4, который образуют старщие разряды регистра 1. Выход регистра 1 соединен с входом 5 накопителя 6, а выход регистра 4 - с адресным входом 7 дополнительного накопителя 8. Емкость накопителя 6 составляет р страниц, емкость накопителя 8 - р ячеек. Разрядный выход 9 накопителя 8 соединен с одним из входов регистра силы корректирующего кода 10, одип из выходов которого связан с разрядным входом накопителя 8.

Кодовый выход 11 накопителя 6 соединен с кодовыми входами регистров 12, 13 кодового слова. Кодовый выход регистра 12 связан с одним входом блока схемы «ИЛИ 14, с другим входом которого через распределитель 15 соединен выход блока 16 генерирования корректирующих слов, а выход блока схемы

«Или 14 связап с кодовым входом блока декодирования 17. Один управляющий выход блока 17 соединен с блоком управления 18, имеющим вход 19 и выход 20. Информационный выход блока 17 связан с одним входом

блока схем «ИЛИ 21, с другим входом котоporo соединен инверсный информационный выход регистра 13, а выход блока схем «ИЛИ 21 связан с информационным выходом 22 устройства.

Информационный вход 23 устройства соединен с информационным входом блока кодирования 24. Кодовый выход блока 24 связан с одним входом блока схем «ИЛИ 25, с другим входом которого соединен инверсный кодовый выход регистра 12, а выход блока схем «ИЛИ 25 связан с разрядным входом накопителя 6.

Кодовые выходы регистров 12, 13 соединены с входами схемы 26 определения отказавших разрядов. Выход схемы 26 через блок схем «И 27 связан с управляющими входами регистров 12 и 15 и непосредственно соединен с входом схемы определения кратности отказа 28. Выход схемы 28 связан с одним входом схемы с одним входом схемы сравнения 29, с другим входом которой соединен другой управляющий выход блока 17, а выход схемы 29 связан с блоком 18. Выход схемы 28 соединен такл- е с одним входом схемы сравнения 30, с другим входом которой, а также с управляющими входами блоков 17 и 24 связан другой выход резистра 10, а выход схемы 30 соединен с блоком 18 и другим входом регистра 10. Работает устройство следующим образом.

Соответствующая /-и () странице накопителя 6 /-я ячейка накопителя 8 настраивается иутем изменения ее содержимого на код, сила п которого определяется максимальной кратностью имеющих место в ячейках /-Й страницы накоиителя 6 отказов (под силой п корректирующего кода подразумевается его способность обнаруживать ошибки кратности от 1 до /г включительно). Например, если максимальная кратность имеющих место в ячейках-/гй страницы накопителя 6 отказов равна и, то силакорректирующего кода равна , гдех-кратность возникающего отказа (имеющие местов ячейках /-и страницы наконителя 6 отказы являются результатом накопления в этих ячейках возникающих в разные моменты времени отказов кратности s). При обнаруженин в какой-нибудь ячейке /-и страницы .накопителя 6 отказа кратности k + s, что возл Ожно, когда в ячейке, содержащей й-кратный отказ, произойдет отказ кратности s, /-я ячейка накоиителя 8 перестраивается на код с силой, равной k + 2s, затем при обнаружении отказа кратности fe-f2s -на код с силой + 3s и т. д. Перестройка /-и ячейки накоиителя 8 происходит всякий раз, когда в какой-нибудь ячейке /-Й страницы накопителя 6 будет обнаружен отказ, кратность которого равна силе используемого /-и страницей накопителя 6 корректирующего кода.

Для обращения к ячейке /-и страницы накопителя 6 адрес этой ячейки необходимо записать--по входу 2 в регистр 1.При этом по адресу, записанному в регистр 4, из /-и ячейки накопителя 8 считывается слово, которое определяет силу используемого /-и страницей накопителя 6 корректирующего кода. Считанное из накопителя 8 слово поступает в регистр 10, после чего блоки 17 и 24 настраиваются на используемый код.

При записи информационное слово цо входу 5 23 поступает в блок 24, с выхода которо го кодовое слово через блок схем, зани-. сываются в накопитель 6. , .,:.: ..

При считывании кодовое слово ,из/накопителя 6 иостуиает в регистр 12, а: с его выхода

10 через блок схем «ИЛИ 14 - в блок 17 (считывание кодового слова из накопителя 6 и запись его в регистр 12 могут быть совмещены во времени со считыванием слова из наконителя 8 и записью его в регистр 10). Блок 17

15 определяет наличие ошибки в считанном слове.

Если сигнал ошибки из блока 17 отсутствует, информационное слово с его выхода через блок схем «ИЛИ 21 выдается на выход 22.

20 Если сигнал ошибки имеет место, выдачи информационного слова на выход 22 не происходит. Обратный код содержимого регистра 12 поступает через блок схем «ИЛИ 25 в ту же ячейку накопителя 6, а затем считывается

25 из накопителя 6 в регистр 13.

Схема 26 оиределяет отказавшие разряды ячейки по совпадению содержимого одноименных разрядов регистров 12 и 13. Схема 28 определяет кратность имеющего места отказа,

30 которая сравнивается схемой 29 с кратностью ошибки, определяемой блоком 17, а схемой 30 - с содержимым регистра 10.

В случае равенства кратно1сти ошибки и кратности имеющего места отказа обратный

5 код информационной части кодового слова, записанного в регистр 13, выдается через блок схем «ИЛИ 21 на выход 22 (при использовании систематических кодов выделение информационной части кодового слова не пред0 ставляет затруднений). При этом на выходе 22 получается правильное информационное слово.

Пример. Пусть в ячейку накопителя 6 заиисано кодовое слово 01001010... (многоточи5 ем обозначены контрольные разряды), а в результате имеющего место в ней, например, тройного отказа кодовое слово имеет вид 1ИН010... (в подчеркнутых разрядах произошло искажение информации, вызванное .воз0 никновением тройной ошибки). После з.аииси в ту же ячейку накопителя 6 обратного кода считанного слова и считывания его информационная часть кодового слова будет представлять собой 10110101, что после инвертирования в регистре 13 даст правильное информациоииое слово 0100 1010.

В случае, если кратность ошибки не равна (меньше) кратности имеющего место отказа,

0 обратный код информационной части кодового слова на выход 22 не поступает. Схема 26 через блок схем «И 27 запрещает выдачу с регистра 12 через блок схем «ИЛИ 14 в блок 17 содержимого отказавших разрядов. Вместо

5 этих разрядов к блоку схем «ИЛИ через

распределитель 15 подключаются разряды блока 16 (в качестве блока 16 может быть использован, например счетчик). Блок 16 начинает последовательно вырабатывать возможные комбинации нулей и единиц (корректирующие слова), число разрядов в которых равно числу отказавших разрядов в ячейке накопителя 6. Работа блока 16 прекращается, как только из блока 17 в блок 18 поступит сигнал отсутствия ошибки. После исправления искаженного кодового слова информациоиное слово из блока 17 поступает через блок схем «ИЛИ 21 на выход 22.

Указанную коррекцию искаженного кодового слова можно было бы производить и в,случае равенства кратности ошибки и кратности имеющего место отказа, однако с целью повышения быстродействия, использована выдача обратного кода информационной части KQ:.J дового слова, записанного в регистр 13, через блок схемы «ИЛИ 21 на. выход,22. . ; ;

По окончании считывания, если схема. 30 определит равенство кратности имеющего место отказа и силы используемого кода, вся информация с /-Й страницы накопителя -б выводится, схема 30 обеспечивается изменение содержимого регистра 10, после чего блоки 17 и 24 перестраиваются иа код, сила которого на

5единиц выше силы прЦыдуп его кода; далее осушествляется ввод информации Д./.-.to страницу накопителя 6 и запись:;в./-ю ячейку пителя 8 нового слова из регйстгра 10. ,

Если кратность отказа не;равна (мейЬше)

силы используемого /-Й страшщей накопителя

6корректирующего кода, указанные операции

(вывод информации с /-и страницы накопителя 6, изменение содержимого регистра 10 и т. д.) не производятся, и /-я страница накопителя 6 продолжает использовать прежний код.

Предмет изобретения

Запоминающее устройство, содержащее накопитель, подсоединенный к регистру адреса, регистр силы корректирующего кода, один выход которого подключен к входам блоков кодирования и декодирования и к одному из входов первой схемы сравнения, выход которой подсоединен к блоку управления, а другой вход к выходу схемы определения кратности отказов и одному из входов второй схемы сравнения, другой вход которой подключен к выходу блока декодирования, блок генерации корректирующих слов, выход которого подсоединен к одному входу распределительного блока, другим . входом подключенного к выходу блока схем «И и к одному из регистров кодового слова, а выход через блок схем «ИЛИ -к блоку декодирования,схемуопределения отказавших разрядов, входы которой , подсбединены к выходам регистров кодового слова, а зыход - к информационному входу блока схем «И и к входу схемы определения кратности отказов, отличающееся тем, что,-с целью повышения эффективной емкости устройства, оно содержит дополнительный накопитель, адресный вход которого подключен к ыход-ам €тарц1их разрядов регистра адреса, а разрядный вхоДи выход - соответственно к другому выходу и входу регистра силы корректирующего кода.

,0т 18

От 18