Запоминающее устройство с автономным контролем Советский патент 1974 года по МПК G11C29/00 

1

Изобретение относится к области запоминающих устройств.

Известно запоминающее устройство с автономным контролем, содержащее регистр адреса, подключенный к накопителям, под- соединенным к регистру силы корректирующего кода и регистру кодового слова, блоки кодирования и декодирования, подключенные к регистру силы корректирующего кода и к одному входу схемы сравнения, другой вход которой подсоединен к выходу схемь определения кратности отказа, блоки схем ИЛИ, выходы которых подключены к входам одного из накопителей и блока декодирования соответственно, и блок управления.

Недостатком известного устройства является больщое количество оборудования.

Предлагаемое устройство отличается от известного тем, что оно содержит блоки схем И и триггер, входы которого подключены к выходам блока декодирования и блока управления, а выходы - к управляющим входам первого и второго блоков схем И, информационные входы которых соединены с прямым и инверсным выходами

регистра кодового слова, а выходы - с входами первого блока схем ИЛИ, информационные входы третьего и четвертого блоков схем И подключены к одному выходу блока декодирования и к инверсно- .му выходу регистра кодового слова, выходы - к выходной шине устройства и к оному из входов второго блока схем ИЛИ а вход схемы определения кратности отказа подсоединен к другому выходу блока декодирования.

Это позволяет упростить устройство и повысить надежность его работы.

На чертеже изображена блок-схема предложенного устройства.

Устройство содержит регистр адреса 1 имеющий информационный вход 2. Регистр 1 состоит из регистра 3 номера ячейки и регистра 4 номера страницы. Выход 5 регистра 1 соединен с накопителем 6, а выход 7 регистра 4 - с накопителем 8.

Накопитель 6 имеет страничную организацию и обладает емкостью р страниц. Емкость накопителя 8 определяется количеством страниц накопителя 6 и составляет р ячеек.

Информационный вызюд 9 накопителя 8 соединен с одним входом регистра 10 силы корректирующего кода, один из вызсодов которого связан с информационным входом накопителя 8.

Кодовый выход 11 накопителя 6 соединен с входом регистра 12 кодового слова. Прямой выход 13 регистра 12 подключен к информационному входу первого блока

схем И 14, инверсный выход 15 регист ра 12 - к информационному входу второго блока схем И 16, выходы блоков 14 и 16 подсоединены к входам первого блока схем ИЛИ 17, выход которого подключен к блоку декодирования 18.

Вьдход 19 блока 18 связан с блоком управления 2О, имеющим вход 21 и выход 22, к с одним из входов триггера 23, Выходы триггера 23 соединены с управляющими входами блоков 14 и 16 соответственно.

Выход 24 блока 18 связан с входом схемы 25 определения кратности отказа, выход которой соединен с одним входом схемы сравнения 26. Выход схемы 26 связан с блоком 2О и с другим входом регистра 10, выход которого соединен с другим входом схемы 26 и с входами блока 18 и блока кодирования 27.

Один из выходов блока 18 подключен к 1шформационному входу третьего блока И 28, выход которого подсоединен к выходной шине 29.

Входная шина ЗО устройства соединена с информационным входом блока 27. Кодовый выход блока 27 связан с одним входом второго блока схем ИЛИ 31, другой вход которого подключен к выходу четвертого блока схем И 32, информационный вход которого подключен к инверсному выходу 15 регистра 12. Выход блока 31 связан с входом накопителя 6. Выход блока 20 подключен к другому входу триггера 23.

Устройство работает следующим образом

Соответствующая 1л-й ( ) странице накопителяЯб L-я ячейка накопите ля 8 настраивается путем изменения ее содержимого на код, сила которого опре- деляется максимальной кратностью имеющих место в ячейках 1-й страницы накопителя 6 отказов (под силой YI- корректирующего кода подразумевается его способность обнаруживать ощибки кратности от 1 до Лх включите/шно). Настройка ячейки на- копителя 8 происходит следующим образом

В начале работы V-страницы накопителя 6, когда отказы в ячейках этой страницы отсутствуют, -я ячейка накопителя 8 настраивается на код, исправляющая способность которого равна, на пример, . По мере накопления в ячейках й страницы накопителя 6 возникающих в разные моменты времени отказов кратности, например. ( кратность имеющих место в некоторых из этих ячеек отказов может достигнуть величины /С . При этом сила используемого Г-й страницей накопителя 6 корректирующего кода с помощью L-й ячейки накопителя 8 устанавливается равной )с +iS (при той же исправляющей способности, равной С). В случае обнаружения в какой-нибудь ячейке -й страницы накопителя 6 отказа кратности С+- что возможно, когда в ячейке, содержащей JOкратный отказ, произойдет отказ кратности , 1-я ячейка накопителя 8 перестраивается на код с силой lC-fJ2S , затем при обнаружении отказа кратности - . на код с силой и так далее до 4 i. Исправляющая способность корректирующего кода все время остается постоянной и равной t .

В исходном состоянии триггер 23 сигналом с блока 20 устанавливается в состояние О. Для обращения к ячейке --й страницы накопителя 6 адрес этой ячейки необходимо записать по входу 2 в регистр 1. При этом по адресу, записанному в ре- гистр-4, из i-и ячейки накопителя 8 бу- дет считано слово, которое определяет си- лу используемого I-и страницей накопителя 6 корректирующего кода. Считанное из накопителя 8 слово поступает в регистр 10, после чего блоки 18 и 27 настраиваются на используемый код.

При записи информационное слово по щине 30 поступает в блок 27, с выхода которого кодовое слово через блок схем ИЛИ 31 записывается в накопитель 6. При считывании кодовое слово из на- копителя 6 поступает в регистр 12, а с прямого выхода 13 регистра 12 через блок сзсем И 14 и блок схем ИЛИ 17в блок 18 (считывание кодового слова из накопителя 6 и запись его в регисчр 12 могут быть совмещены во времени со считьгеанием слова из накопителя 8 и записью его в регистр 10). Блок 18 декодирует кодовое слово, определяет наличие или отсутствие неисправимой ошибки в нем, выдавая в соответствии с этим по выходу 19 сигнал в блок 20 и управляя

триггером 23, а также определяет кратность имеющей место ошибки (исправимой или неисправимой), информация о чем поступает по выхэду 22 в схему 25 (в качестве схемы 25 может быть использо- ван, папример, накапливающий сумматорУ.

В случае отсутствия неисправимой

ошибки триггер 23 остается в состоянии

О. Информационное олово с выхода бло18 через блок схем И 28 поступает на

шину 29.

В случае наличия неисправимой ошибки триггер 23 сигналом с выхода 19 блока 18 устанавливается в состояние j., подключая инверсный выход 15 регистра 12. При этом информационное слово на шину 29 не поступает, а обратный код содержащегося в регистре 12 кодового слова с Ш1версного выхода 15 через блок схем И 32, блок схем ИЛИ 31 записывае1 ся в ту же ячейку накопителя 6. Далее записанное в накопителе 6 кодовое слово считывается и записывается в регистр 12 Обратный код нового содержимого регист ра 12 поступает с инверсного выхода 15 через блок схем И 16, блок схем ИЛИ 17 в блок 18. Блок 18 декодирует кодовое слово, выдавая через блок схем И 28 на щину 29 правильное информационное слово, и определяет кратность возможно имеющей место (исправимой) ошибки, информация о которой поступает по выходу 24 в схему 25 и суммируется с прежним содержимым этой схемы.

По окончании считывания (как при наличии, так и при отсутствии неисправимой ошибки) содержимое схемы 25, представляющее собой величину кратности имеющего место в ячейке I-и страницы накопителя 6 отказа, сравтвается схемой 26 с содержимым регистра 10.

Если схема 26 определит равенство кратности имеющего место отказа и силы используемого кода, вся информация из (-й страницы накопителя 6 выводится, схема 26 обеспечивает перестройку регистра 1О и блоков 18 и 27 на код, си6

ла которого на S единиц выще силы предыдущего кода; далее осуществляется ввод информации в L-K) страницу накопителя 6 и запись в -ю ячейку накопителя 8 нового слова из регистра 10.

Если кратность.отказа не равна (меньше) силе используемого --й страницей накопителя 6 корректирующего кода, указанные операции (вывод информации из (/-и страницы. накопителя 6, перестройка регистра 10 и блоков 18 и 27 и т. д.) не производятся и -я страница накопителя 6. продолжает использовать прежний код.

Предмет и зоб

р е т е н и я

Запоминающее устройство с автономным контролем, содержащее регистр адреса, подключенный к накопителям, подсоединенным к регистру силы корректирующего кода и регистру кодового слова, блоки кодирования и декодирования, подключенные к регистру силы корректирующего кода и к одному входу схемы сравнения, другой вход которой подсоединен к выходу схемы определения кратности отказа, блоки схем ИЛИ, выходы которых подключены к входам одного из накопителей и блока декодирования, и блок управления, отличающееся тем, что, с целью упрощения устройства и повышения надежности его работы, оно содержит блоки схем И и триггер, входы которого подключены к выходам блока декодирования и блока управления, а выходы - к управляющим входам первого и второго блоков схем И, информационные входы которых соеД1шены с прямым и инверсным выходами регистра кодового слова, а выходы - с входами первого блока схем ИЛИ, информационные входы третьего и четвертого блоков схем И подключены к одному выходу блока

декодирования и к инверсному выходу регистра кодового слова, выходы - к выходной шине устройства и к одному из входов второго блока схем ИЛИ, вход схемы определения кратности отказа подсоединен к другому выходу блока декодирования.

ornZO J 9

от 2О от 2о J ffm2 2/1 22 от 20 -