Устройство для воспроизведения фун-кций Советский патент 1975 года по МПК G06F17/10 G06F7/26 

1

Изобретение относится к области вычислительной техники и может быть применено в аналого-цифровых вычислительных машинах, в устройствах автоматики, измерительной техники и в ряде других устройств при воспроизведении широкого класса функциональных зависимостей.

Известно устройство для воспроизведения функций, содержашее усилитель, преобразователи цифра-аналог, счетчик адреса и заноминаюший блок.

Недостатками такого устройства является то, что оно воспроизводит узкий класс функций непрерывных и гладких, к которым применим интерполяционный полином Лагранжа, а также недостаточная точность устройства.

Целью изобретения является расширение области применения и повышение точности работы устройства.

Эта цель достигается за счет того, что в устройство введены логические схемы, компараторы, блок определения знака производной, буферный регистр, выходы которого соединены со входами соответствуюших преобразователей цифра-аналог. Выходы одной группы преобразователей цифра - аналог соединены со входами первой и второй логических схем, выходы другой группы - с одними из входов компараторов, другие входы которых соединены с соответствуюшнми входами преобразователей цифра-аналог и входом блока определения знака производной. Выход носледнего соединен с одним входом счетчика адреса, другой вход которого соедииен с выходом третьей логической схемы, входы которой соединены с первыми выходами компараторов. Вторые входы компараторов соединены со входами первой и второй логических схем, выходы которых соединены со входами усилителя. Выход счетчика адреса соединен со входом запоминаюшего блока, выход которого соединен с одним входом четвертой логической схемы, другие входы которой соединены с третьими выходами компараторов, а выход - со входом буферного регистра.

Блок-схема устройства представлена на чертеже.

Устройство содержит запоминающий блок 1, счетчик адреса 2, буферный регистр 3, компараторы 4, 5, логические схемы 6-9, преобразователи цифра-аналог 10-15, блок определения знака производной 16, выходной суммируюш;ий усилитель 17, вход независимой переменной 18, выход устройства 19. Устройство работает следующим образом. Воспроизводимую функцию аппроксимируют сплайном первой степени, так что

/ (х) ai + biX,

30 где I - номер интервала интерполяции; ai,bi - полиномиальные коэффициенты, которые известны для всех участков интерполяции и хранятся в запоминающем блоке 1. В буферный регистр занесены начальные значения точек квантования аргумента полиномиальных коэффициентов на двух соседних (обычно в начале области изменения аргумента) участках интерполяции, что достигнуто установкой счетчика адреса в определенное состояние. :Ьначение аргумента в точках квантования Xk и Xk+i с буферного регистра 3 через преобразователи цифра-аналог 10, 11 поданы на входы компараторов 4, 5 соответственно, а значения коэффициентов а, uk+i и bk, bk+i с соответствующих разрядов регистра 3 через преобразователи цифра-аналог 12, 13 подаются на вход логической схемы 6 и через преобразователи цифра-аналог 14, 15 на вход логической схемы У. Для управления работой логических схем б, / к ним подключены прямые и инвертированные выходы компараторов 4, 5, которые подсоединены также к управляющим цепям логической схемы 8, через которую осуществляется подключение ячейки запоминающего блока 1 к определенным разрядам буферного регистра 3. Входы компараторов 4, 5 подсоединены и к входу 18 независимой переменной, который подключен также к преобразователям цифра-аналог 12, 13, так что на выходе этих преобразователей имеем сигналы, пропорциональные произведениям bhX и bh+iX, соответственно. Вход счетчика адреса 2 через третью логическую схему подключен к выходам компараторов 4, 5 так, что появление очередного импульса связано лишь с переключением компараторов 4, 5 из состояния О в состояние 1. Режимом работы счетчика адреса 2 управляет блок определения знака производной 16. Воспроизводимую функцию получаем на выходе усилителя 17, входы которого подключены к выходам логических схем 6, 7. Пусть значение переменной X таково, что компаратор 4 переключился в состояние 1 из состояния О, компаратор 5 находится в состоянии О и производился независимой переменной больще 0. В этом случае на выходе логических схем 6, 7 появляются сигналы, пропорциональные bkX и а соответственно, суммирование которых на усилителе 17 приводит к появлению на выходе этого усилителя сигнала L ak + bkX, которым на /С-м интервале аппроксимации и определяется воспроизводимая функция. При этом число, хранимое в счетчике адреса 2, увеличивается на 1, и из запоминающего блока 1 ко входам логической схемы 8 подключены ячейки, содержащие значения Xk+z, flft+2. tfe+2. При достижении переменной К значения Ай+1 компаратор 5 переходит из состояния О в состояние 1 и приводит к появлению на выходах логических схем 5, 7 соответственно сигналов и Одновременно в разряды регистра 3, в которых хранилась информация о характеристиках Л-го участка аппроксимации, через открывщиеся элементы логической схемы 8 записываются из ячейки запоминающего блока 1 характеристики /С+2-го участка аппроксимации, т. е. значения Хй+2, ЬА+З, afe+2, а содержимое счетчика адреса 2 увеличивается на 1 и теперь ко входу логической схемы 8 подключены ячейки запоминающего блока 1, содержащие значения Xk+г, bfe+3, ufe+s- В случае изменения знака производной независимого переменного счетчик адреса 2 переводится в режим вычитания блоком определения знака производной и теперь в освободившиеся разряды буферного регистра 3 записывается информация о характеристиках не последующего, а предыдущего интервала аппроксимации. Предмет изобретения Устройство для воспроизведения функций, содержащее усилитель, преобразователи цифра-аналог, счетчик адреса, запоминающий блок, отличающееся тем, что, с целью расширения области применения и повышения точности работы устройства, в него введены логические схемы, компараторы, блок определения знака производной, буферный регистр, выходы которого соединены со входами соответствующих преобразователей цифра-аналог; выходы одной группы преобразователей цифра-аналог соединены со входами первой и второй логических схем, выходы другой группы - с одними из входов компараторов, другие входы которых соединены с соответствующими входами преобразователей цифра-аналог и входом блока определения знака производной, выход которого соединен с одним входом счетчика адреса, другой вход которого соединен с выходом третьей логической схемы, входы которой соединены с первыми выходами компараторов, вторые выходы которых соединены со входами первой и второй логических схем, выходы которых соединепы со входами усилителя; причем выход счетчика адреса соединен со входом запоминающего блока, выход которого соединен с одним входом четвертой логической схемы, другие входы которой соедине ны с третьими выходами компараторов, а выход - со входом буферного регистра.

о 19