Устройство для синхронизации в системах многоканальной связи с временным уплотнением Советский патент 1975 года по МПК H04J3/06 H04L5/22 

Выход корректора фазы 1 подключен к входу регистра-распределителя 2. С выхода согласованного фильтра 12 импульс фазирующей комбинации подается на шину дл занесения кода регисфа-распределителя 2 через элемент И 4, е. также на один из входов временного дискриминатора 13, где сравнивается с временным стробом дешифратора 3 позиции последнего элемента фаЗ фую1дей комбинации,, дешифруемой с регистра-расгфсделителя 2.

Выхадь временного дискриминатора 13 соединены с входами счетчиков 8, 9 накопителей с перекрестным сбросом, причем счетчик 9 соединен с элементом совпадения временного дискриминатора 13, а счетчик 8 - с элементом несовпадения.

Разрешение на занесение кода в регистраспределитель 2 через элемент И 4 осуществляется триггером 5, входы которого подключены к выходу элемента И 4 через элемент задержки 6 и к выходу счетчика 8.

Начальная установка счетчиков 8 и 9, триггера 5 производится выходным сигналом формирователя импульса начальной установки 7 через элемент ИЛИ 1О,И. Перекрестный сброс счетчиков 8, 9 осупюствляется через элементы ИЛИ 10, 11,

Устройство работает следующим образо м,

В момент включения питания импульс начальной установки через элементы ИЛИ 10, 11 сбрасывает показания счетчиков 8, 9 и устанавливает триггер 5 на разрешение занесения кода в регистр-распределитель 2 через элемент И 4.

Первый отклик согласованного фильтра через элемент И 4 осуществляет первоначальное фазирование регистра-распределителя 2. Задержанньш импульс с выхода элемента И 4 опрокидывает триггер 5 и блокирует элемент И 4.

Затем происходит анализ правильности фазирования регистра-распределителя 2. Такой анализ осуществляется при помощи временного дискриминатора 13 и счетчиков В и 9 с перекрестным сбросом и дешифратором 3. Если занесение кода было истинным, временной строб с выхода дешифратора 3 совпадает с приходом последующих импульсов фазирующей комбинации.

Они сравниваются во временном дискри- минаторе 13. В результате происходит переполнение счетчика 9, подключенного к выходу элемента совпадения временного дискриминатора 13, который сбрасывает показания счетчика 8 при каждом переполнении.

Если занесение кода произошло ложным импульсом, то переполняется счетчик 8,

подключенный к выходу элемента несовпадения временного дискриминатора 13, который перебрасывает триггер 5 на повторное занесение кода через элемент И 4 в регистр-распределитель 2 и сбрасывает

счетчик 9. Процесс повторяется до тех i пор, пока фазирование регистра-распределителя 2 не осуществляется истинным импульсом фазирующей комбинации с выхода согласованного фильтра 12.

Формула изобретения

Устройство для синхронизации в системах многоканальной связи с временным уплотнением, содержащее подключенные к входу параллельно согласованный фильтр фазирующей комбинации, выход которого подключен к временному дискриминатору, и корректор фазы, выход которого подключен к регистру-распределителю, каждый разряд которого подключен к соответствующему входу дешифратора, отличающее- с я тем, что, с целью ускорения фазирования, к второму входу временного дискриминатора подключен выход дешифратора, выходы совпадения и несовпадения временного дискриминатора соединены с входами соответствующих счетчиков, в перекрестных цепях сброса которых включены элементы ИЛИ, вторые входы которых соединены с выходом формирователя импульса начальной установки, причем щипа начальной установки счетчика несовпадений подключена к входу установки единицы триггера, второй вход которого через элемент задержки соединен с выходом элемента И и с установочным входом регистра-распределителя, одип из входов элемента И подключет к выходу согласованного ф1тьтра, а:

второй вход к единичному выходу триггера.