Декодер сверточного кода Советский патент 1976 года по МПК H03K13/17 H04L1/10 

(54) ДЕКОДЕР СВЕРТОЧНОГО КОДИРОВАНИЯ (го кода раз йерности (2, 1), исправляющего пачки ошибок длиной 2 Г , где г равно например, двум, Декодер сверточного кода размерности . (Ь, Ь-тп ), например (2, 1) содержит син :)сронизатор элементарного блока 1, соединенный через буфер 2 и регистры информационных и проверочных символов 3- и 4 с входами сумматора 5 для формирования синдрома и сумматора 6 для исправления ошибок, выход которого подключен к входу регистра 7 для защиты информации, элемент совпадения ,8, через который сумматор 5 соединен с входом синдромного ре|гистра 9, к которому подключен блок 10 для формирования логических функций и элемент ИЛИ 11, через который выход синдромного регистра 9 соединен с одним входом триггера состояния 12, а его выход подключен к стирающему входу регистра 7, запрещающему входу блока 1О и разрешающему входу ключа 13, к другому входу которого через элемент ИЛИ 14 под ключен выход сумматора 5, а выход ключа 13 соединен с выходом элемента ИЛИ 11 и входом счетчика отсутствия ошибок 15, выход которого соединен с другим входом триггера 12, второй выход которого подключен к другому входу элемента совпадения 8, Для общего случая сверточного кода размерности ( Ь, Ь - nt ) декодер содержит по тн сумматоров 5 для формирования синдрома, выходы которых подключены к входам элемента ИЛИ 14, элемента совпадения 8 и синдромных регистров 9, выходы которых подключены к входам элемента ИЛИ 11, а также Ь- тп сумматоров 6 для исправления ошибок. Декодер работает следуюш,им образом. Логическая функция Fj - 5„- SQ ( Sjj, Sr снимаемая с выхода.блока 1О для формир вания логических функций, исправляет информационные символы кода в сумматоре 6 для исправления ошибок и производит обратное воздействие на синдромный регист Логическая функция Fj, Sjj. ( Sgj. Sj.XSj.снимается с другого выхода блока 10, ис пользуется для изменения содержимого си дромного регистра 9. Нулевой сигнал признак ошибки поступает с синдромного регистра 9 на вход элемента ИЛИ 11, если комбинация OUJHбок на входе декодера не может быть исправлена. Сигнал признак ошибки сбрасывает счетчик отсутствия ошибок 15 и перебрасьшает триггер состояния 12 во второе состояние. Это приводит кзакрытию элемента совпадения 8, блокировке блока 10 и открытию ключа 13. Каждый не нулевой сигнал с выхода сумматора 5 после этого устанавливает счетчик отсутствия ошибок 15 в начальное положение. Если в течение К-1 тактов подряд отсутствует сигнал с выхода сумматора 5, то сигнал с счетчика отсутствия ошибок 15 перебрасывает триггер 12 в первое состояние и декодер возвращается в исходное состояние, в котором он не более, чем через К тактов после переброса триггера состояния 12 может исправлять ошибки. Регистр 7; имеющий К разрядов, предотвращает поступление неисправленных ошибок к потребителю перед обнаружением ошибки. Формула изобретения Декодер сверточного кода размерности (bf, Ь - тп ), содержащий синхронизатор элементарного блока, соединенный через буфер и регистры информационных и проверочных СИМВОЛ с входами тп сумматоров для формирования синдрома и Ь - m сумматоров для исправления ошибок, при этом регистры прсжерочных символов соединены через элементы совпадения с входом синдромных регистре, к которым подключен для формирования логических функций, отличающийся тем, что, с целью повышения корректирующей способности декодера и устранения эффекта размножения ошибок, дополнительно введены регистр для защиты информации, счетчик отсутствия ошибок, триггер состояния, два элемента ИЛИ и ключ, при этом вход регистра для защиты информации подключен к выходам сумматоров для ис,правления ощибсж, выходы синдромных регистре® соединены через первый элемент ИЛИ с одним входом триггера состояния, выход которого подключен к стираюшему входу регистра для защиты информации, запрещающему входу блока для формирования логических функций и разрешающему входу ключа, к другому входу которого через второй элемент ИЛИ подключены выходы сумматоров для формирования синдрома, а выход ключа соединен с входом счетчика отсутствия ошибок и выходом первого элемента ИЛИ, причем выход счетчика отсутствия ошибок соединен с другим входо( триггера состояния, второй выход которого подключен к другому входу элементов совпадения.