Устройство умножения двоичнодесятичных чисел Советский патент 1976 года по МПК G06F7/52 

1

Изобретение относится к вычислительно технике и нредназиачено для быстродейств -ющих ехем умножения двоично-десятичных чисел.

Известно устройство ускоренного умножения двоично-десятичных чисел, содержащее регистр множимого, регистр множителя, блок сдвига, выход которого соединен со входом блока суммирования частичных нронзвсденин. Однако оно имеет сложную схему формнрования кратных множимого и невысокое быстродействие, снижающее быстродействие устройства в целом. Следует подчеркнуть, что для обработки в нелях повышения быстродействия сразу несколько разрядов множителя обычно иснользуют соответственно несколько указанных выше сложных формирователей (но одному для обработки нроизведепия множимого на один разряд множителя).

Целью изобретения является новышение быстродействия и сниженне аппаратурных затрат. В описываемом устройстве это достигается тем, что в него введены блок последовательного накопления чисел, кратных множимому, блок определения очередности н,ифр, причем выход регистра множимого иодключен ко входу блока последовательного иакопления чисел, кратных множимому, информационный выход которого соединен со входом блока сдвига, унравляющне входы блока и

блока последовательного накопления чисел, кратпых множимому, подключены к соответствуюш,им выходам блока определения очередиости цифр, информацион11ый вход которого соединен с выходом регистра мнол птеля, а управляющий - с управляюиив выходом блока последовательного иакопления чисе,, кратных множимому.

На чертеже приведена блок-схема описываемого устройства.

Оно содержит регистр множимого 1, блок последовательного накопления чисел, кратных множи.мому, 2, блок сдвига 3, блок суммирования частичных нроизведений 4, регистр миожителя 5 и блок оиределения очередности цифр 6.

Содержимое регистра множимого 1 пересылается в блок последовательиого иакопления чисел, кратных множимому, 2, и соответственно счетчик кратности того же блока устаиавливается в иоложение «1. При этом цифра «1 с блока 2 поступает па блок определения очередпости цифр 6 и, таким образом, определяется очередпой помер цифры «1 в множителе.

Пусть, например, множптель прс.т .-тавляет собой чпсло 0,892131 ... В этом случае o-ieредность цифры «1 является номером «4, а следующим по очереди для данной цифры ч1 является помер «6. Соответственно блок

опреде;1еиия очередности цифр сначалл пырабатывает управляющиГ сигнал на блок сдвига сдвига множимого на «4 разряда, а : агел1 унравляющнн сигнал для сдвига на «6 разрядов с последующим суммированием обоих сдвинутых кодов в блоке 4. После нахождения всех номеров разрядов с цифрой «1 блек 6 дает разрешение на новое постуиление множимого в блок 2, где нроисходит су-ммиро анис с ранее ностуиившим множимым. Соответственно счетчик кратности устанавливается t ноложение «2. Ана.шгично оиределяются ра; рядиые иозиции цифры «2 в множителе к обрабатываются, иосле ъего осун1,еств;1яется переход к цифре «3 и т. д.

При необходимости с целые иовыгнения быстродействия можио выполнять одиовремеиио обработку геско.чьких разрядов с одинаковыми цифрами. При этом, но сравиению с вариaiiTOM обработки но одиому разряду, увеличивается соот: етствепцо только число входо15 блока суммирования частичных нроизведеиин 4, а 0,та.лпиые блоки нрактически не усложнятся.

также подчеркнуть, что в описываемом устройст1:е обработка «О в разрядах множителя органически исключается без вс5гкой нотери времени и оборудования, а регцстр

мно 1и1теля не требуется вьшолнять сдвиговым, как в известном устройетве.

Фор .м у л а изобретен и я

Устройство для умнол ения двоично-десятичных чисел, содержащее регистр множимого, регистр множителя, блок едвига, выход которого соединен со входом блока суммировання частичных нроизведений, отличающееся тем, что, с целью иовыщения быстродействия и снижения аннаратурных затрат, оно содержит блок носледовательного накоплецця чиеел, кратных множимому, блок определения очередности цифр, причем выход регистра множимого иодключен ко входу блока иоследовательного накоилеиия чисел, кратных мпожи.мому, информацнонный выход которого соединен со входом блока сдвига, уиравляющие входы блока сдвига и б;1ока последовательного наконления чисел, кратных множимом подключены к соответствующим выходам блока определения очередности цифр, инфор.мацноикый вход которого соединен с выходом регистра множителя, а управляющ.ий - с 11рав,;1яющим выходо.м блока иоследовагельного наконлення чисел, кратиых множимо .

-sJ,6