Оперативное запоминающее устройство с самоконтролем Советский патент 1976 года по МПК G11C29/00 

1

Изобретение относится к области запоминающих устройств.

Известно оперативное запоминающее устройство с само контролем, содержащее регистр адреса, соединенный через дешифратор адреса с накопителем, информационные регистры, подключенные ,к блоку «онтроля, счетчик, соедипенпый с блоком управления и элементы «ИЛИ.

Недостатком известного устройства является то, что искажения информации, вызванные сбоя1м,и в работе устройства, в нем не устраняются.

Опи1СЫ:ваемое устройство отличается от известного тем, что оно содержит триггеры и ассоциативные запоминающие блоки по числу ипфор.мациовных регистров, входы которых подключены соответственно к выходам триггеров и к выходам регистра адреса, блока контроля и информационных регистров, а выходы .соответственно - ко входам информационных регистров и первы М входам триггеров, вторые входы (которых соединены с одними выходами блока контроля, другие выходы через первый элемент «ИЛИ подключены к входу счетчика, выходы триггеров через второй элемент «ИЛИ соединены с блокам управления.

Указанные отличия позволяют повысить надежность работы устройства за счет устра2

нения искажений информации, вызванных сбоями.

На чертеже приведена блок-схема предложенного оперативного запоминающего х стройства (для случая, когда число контролируемых на четность групп ннформащюиных разрядов равно, например, трем).

Устройство содержит регистр i адреса, дешифратора 2 адреса, накопитель .3, информационные регистры 4, блок контроля 5, выполненный в виде блока контроля .еиюстп по группам инфорд1ац 011пых разрядов, ассоциативные запоминающие блоки 6. первьп элемент «ИЛИ 7. счетчик 8, блок управления 9, триггеры 10, второй злсме;;Т «ИЛИ И. Вхо12

ды регистра 1 адреса ct кода адреса, а выходы

ерез дсши(оратор

адреса с на копителем 3. а также со зходамч 13 признака блоков 6. Выходы накопителя 3 соединены с входами регистров 1- нформации, выходы .которых подключены к входам накопителя 3, Ш1фор: 1ац юнным входам 14 блоков 6 и входам блока контроля 5.

Первые выходы блока контроля 5 соедп;1екы с входами элемента «11ЛИ 7, а вторые - с входами 15 разрешения соответствующих блоков 6 и входами соответств 1ощих триггеров 10, входы сброса которых подключены к .выходу блока управления 9. Выход элемента «ИЛИ 7 соед:п е11 со счетным .вхоДОЛ1 счегчика 8, вход сброса которого подключен к выходу блока управления 9, а выходы соединены с входами блока 9. Выходы 16 .npHsiiaiKa неисправности группы ниформационных разр:ЯДОВ блоков 6 соединены ,с разрешающим - входа ми соответствующих регистров информации 4 и с стиьхро-входами триггеров 10, выходы которых подключены -к. входам 17 признаков дефекта соответствующих блоков 6 и « входа м элемента «ИЛИ 11, выход которого соединен с входОМ блока управления.

Информационные БЫХОДЫ 18 блоков 6 подключены к входам соответствующих регистр013 информации 4. Выходы блока управления 9 соединены ic входа1ми регистра адреса, накопителя 3, регистров информации 4, блока контроля 5 и блоков 6. Входная информация поступает по шинаМ 19, а Выходная-«а щины 20. Сигнал обращения поступает но шиче 21, а сигналы окончания работы и сбоя устройства - на щипы 22 и 23 соответственно.

Работа устройства происходит следующим образом.

Код адреса поступает на регистр адреса 1, затем после подачи 1сигиала обращеп-ия (записи или считьшания) ПО шине 21 в блок Правления 9, начинается Цикл записи или считывания информации Согла-сно заданному адресу. Рассмотрим вначале цикл считывания, Ири обращении по иснра-виому адресу работа устройства происходит как обычно: выбранное с помощью дешифратора адреса слово из накопителя 3 поступает на регистры информации 4, а затем на выходные щины 20 и входы блока 5. В этом случае информация с выходов блоков 5 и 6 отсутствует, и по щине 22 блок управления 9 выдает сигнал -об окончанни цикла Считывания.

Прп .возникновении в процессе опроса сбоя или повреждения IB запоминающих элементах, прИ1водящих к искажению информации в слове (одном нли неоколысих разрядах), блок контроля 5 выдает -сигнал ошИбКи и указывает, в 1какой именно группе (или группах) она обнаружена. Этот сигнал через элемент «ИЛИ 7 поступает на счетчИ1к 8, устанавливая его В состояние «. Информация об этоМ СОстоянии счетч.ика 8 задает в блоке управления 9 nporpaiMMy повторното считывания по тому же адресу. Если причиной искажения выходной информации при первоМ считывании был Сбой, то при повторном считывании искажение исчезает, блок 5 не выдает новото сигНала об ошибке и полученная информация поступает на выходные щины i20. Блок управления 9 выдает сигнал окончания цикла считывания, уетапаплизаст счетчик 8 в нулевое состояние, а также 1снвмает сигналы об ошибке с вторых ВЫХОДОВ блока контроля 5, на которых сигналы о первоначальных ошибках сохраняются вплоть до сигнала окончания цикла считывания. При обнаружении ощибки в первом и повторном считывании из наконнтеОднако, если при повторном считывании (БИовь вы.аает сиг11ал ошибки блок 5, то счетЧИК 8 устанавливается сигналом от элемента «i- Jil-l / 3 c;;cTOjii;ue «2, которо вызывает в блоке управления 9 программу записи и считыванн51 с ннвертирова нием по тому же адресу. При этом блок 9 временно (до окончания указанной программы) блокирует первые вЕзЬходы блока контроля 5, а на .вторых его выходах .сохраняется информация об отказах прн первоначальном считывании. Иосле отработки исправляющей программы на регистрах инфор.мацнн 4 устанавливается коД, |который но сигналу от блока управления 9 проверяется блоком 5, и на его выходах вновь появляется или не появляется сигнал ощибки В зависимости от ТОГО, произошло или нет нсправления инфор.мации.

Искаженная информация может быть не исправлена в ТОМ случае, если ее искажение вызвано отказом не запоминающих элементов, а каких-лИбО Других узлов или связей устройства. Сигнал об этом 1будет выдан ио Щине 23 в ответ на состояние «3 очетчнка 8. Далее блок 9 устанавливает устройство в начальное состояние.

В остальных случаях иснравная информация, установившаяся на регистрах 4, вьщается «а ШИНЫ 20, а блок управления 9 осуществляют следующую программу; в блоки 6, соответствующие неи1справным группам разрядов (информация о которых сохранила1сь на вторых выходах блока контроля 5) ПО шинам 13 в признаковые части записывается код неисправного адреса, хранимый все это время на регистре 1 адреса, а по шинам 14 IB информационные части блоков 6 заносится иопразная информация соответствующего регистра информации 4. Одновременно с этим в признак неисправности грунпы информационных разрядов блоков 6 записывается «1. После чего блок 9 приводит устройство в Исходное состоя-кие.

Если теперь произойдет обращение по неисправному адресу, то ИОправные группы разрядов будут 1считаны из накопителя 3, а инфор.мация, соответствующая группе неисправных разр.ядов накопителя 3, поступит пз соответствующего этой группе блока б (по шинаМ 18).

Если далее нри считывании блок 5 обнаружит ошибку в груПпе разрядов, поступивших на регистры информации 4 из одного из блоков 6, то в соответствующий триггер 10 заносится информация об этом, а блок управления 9 начнет выполнять описанные выще программы под действием сигналов, поступающих от С .етчика 8, т. е. сначала повторное считывание, а затем, если это будет необходимо, проriiaMMy записи и считывания с иНвентированнэм.

После отработки этих программ, в ходе «которых все операции производятся уже -с выдавшим неверную информацию блоком 6, по тому же адресу, на регистрах инфор: 1ации 4 устаиовится правильная инфор:мация, которая после проверки выдается на шины 20. По -сигналу от элемента «ИЛИ 11 блок управления 9, после ионравления неверной инфор.мации, полученной -из блока 6, выполняет следующие действия: записывает «1 по входу 17 в блок 6 от соответствующего триггера по адресу, ячейка которого в блОКе 6 выдала неверну о информацию, и дальиейщее обращение в эту ячейку становится невозможны1м; затем в новой ячейке блока 6 в признаковую часть заносится адрес из регистра информации 4. После чего блок управления 9 выдает сигнал оконча«ия работы по шине 22, производит сброс триггеров 10 и счетчика 8, а также снимает сигналы об ошибке с вторых выходо1В блока 5, т. е. приводит устройство в .исходное состояние. Таким образом, описанное устройство позвОЛяет автоматически исправлять отказы ка/к IB накопителе 3, TaiK и в блоках 6.

Запись в устройство по исправному адресу производится как обычно: код, поступивший по :шина,м 19 на регистры информации 4, заносится после соответствующей проверки блоком 5 в накопитель 3. При этом блоки 6 в работе устройства участия не принимают.

Если адрес, по которому «адо записать информацию, ранее был зафиксирован в одно.м из блоков 6 iKaiK неисправный, то этот блок в ответ на поступнвщий на регистр 1 адреса код

адреса выдает на входы 22 сигнал признака нелспразности, что обеспечит занесение соответствующей информации в информационную часть этого блока 6. В дальнейшем при считывании по этому адресу записанная в блок 6 информация будет выдаваться на регистры информации 4, заменяя инфор|Мацию неисправной группы разрядов накопителя 3.

Фор м у л а изобретения

Оперативное запоминающее устройство с самоконтролем, содержащее регистр адреса, соединенный через дешифратор адреса с накопителем, информационные регистры, подключенные к блоку Контроля, счетчи К, соединенный с блоком управления и элементы «ИЛИ, отличающееся тем, что, с целью увеличения надежности работы устрой1ства, оно содержит триггеры и ассоциативные запоминающие блоки по числу инфор мационных регистров, входы которых подключены соответственно к выхода м триггеров и к выходал регистра адреса, блока -контроля и информационных регистров, а выходы соответственно- к входаМ информационных регистров и первым входам триггеров, вторые входы которых соединены с одними выходами блока контроля, другие выходы которых через первый элемент «ИЛИ подключены К входу счетчика, выходы триггеров через -второй элемент «ИЛИ соединены с блоком управления.

21

LJ

22 23