Оперативное запоминающее устройство с блокировкой неисправных запоминающих элементов Советский патент 1977 года по МПК G11C29/00 

«И подключены соответственно ко входам блока управления и блока переадресации неисправных групп разрядов, выход счетчика соединен с одним из входов кодирующего блока, а входы счетчика - с выходами второго элемента «ИЛИ и блока управления соответственно.

На чертеже приведена блок-схема предложенного оперативного запоминающего устройства с блокировкой неисправных запоминающих элементов.

Устройство содержит регистр 1 адреса, дешифратор 2 адреса, основной накопитель 3, регистр 4 слова, дополнительный накопитель 5, содержащий резервные группы разрядов, блок управления 6, блок 7 переадресации неисправных групп разрядов, выполненный, например, в виде ассоциативного запоминающего блока, первый блок 8 контроля, например, осуществляющий проверку четности по группам разрядов, первые элементы «И 9, первый 10 и второй 11 элементы «ИЛИ, счетчик 12, третий элемент «ИЛИ 13, вторые элементы «И 14 и 15, кодирующий блок 16 и второй блок 17 контроля.

Входы регистра 1 адреса соединены с шинамп 18 адреса, а выходы соединены с входами блока 7 и через дешифратор 2 - с накопителем 3, выходы которого соединены с входами регистра 4. Выходы последнего подключены к входам накопителей 3 и 5, блока 8 контроля, а также к выходным шинам 19. Входы второго блока 17 контроля подключены к выходам блока 7, а выход - ко входу блока 6 управления и одному из входов блока 7, другие входы которого соединены с выходами первого блока 8 контроля, входами элемента «ИЛИ 10, кодирующего блока 16 и одними входами первых элементов «И 9, выходы которых подключены ко входам элемента «ИЛИ 11, выходы блока 7 соединены с другими входами элементов «И 9 и со входами элемента «Pi Л И 13, выходы элементов 10, 11 и 13 через элементы «И 14 и 15 подключены соответственно ко входам блока 6 управления и одному из входов блока 7, выход счетчика 12 соединен с одним из входов кодирующего блока 16, а его вход - с выходом элемента «ИЛИ И.

Устройство работает следующим образом.

Код адреса по шине 18 поступает на регистр 1, затем после подачи сигнала обращения (записи или считывания) в блок управления 6 начинается цикл записи или считывания информации. Рассмотрим вначале цикл считывания. При обращении по исправному адресу работа устройства происходит как обычно: выбранное с помощью дешифратора 2 слово из накопителя 3 поступает на регистр 4 и затем на выходные шины 19 и входы блока 8. В этом случае информация с выходов блока 7 и выходов блока 8 отсутствует, и блок управления 6 выдает сигнал об окончаviiiH цикла считывания.

При возникновении в процессе считывания сбоя или повреждения в запоминающих элементах, приводящих к искажению информации в слове (одном или нескольких разрядах), блок 8 обнаружит ошибку и выдаст сигнал об этом в блок управления 6, который начнет выполнять программу, выясняющую, произощел сбой или отказ (например, многократным считыванием по одному и тому же

адресу). При обнаружении сбоя блок 6 выдает сигнал об этом, исправную информацию по швам 19 и сигнал конца обращения. Однако, если произошел отказ, блок 6 выдает сигнал, согласно которому не может продолжаться работа по данной программе и необходимо либо часть программы выполнить заново с определенного ее участка, либо определенную часть программы заново занести в устройство извне.

При обнаружении отказа блок управления 6 выдает также сигналы, сохраняющие информацию на регистрах 1 и 4, производит запись кода неисправного адреса в признаковую часть блока 7 и адрес соответствующей

резервной группы разрядов дополнительного накопителя 5 в информационную часть блока 7.

Рассмотрим подробнее как происходит формирование кода адреса резервной группы

разрядов дополнительного накопителя 5 и оптимальное заполнение его объема. Накопитель 5 содержит несколько (на чертеже три) резервных групп разрядов, поэтому адрес любой резервной группы разрядов должен

состоять из адреса слова в накопителе 5 и указания, какая из групп разрядов данного слова замещает отказавшую. Адрес слова задается счетчиком 12 в двоичном коде, а информация, указывающая замещающую резервную группу разрядов, формируется блоком 8 контроля, определяющим работоспособность каждой группы разрядов, и заносится в разряды информационной части блока 7. Число таких разрядов в блоке 7 равно числу групп разрядов в слове дополнительного накопителя 5.

Для того, чтобы заполнение дополнительного накопителя 5 было оптимальным, необходимо, чтобы резервные группы разрядов подключались в работе с основным накопителем по такому закону, который бы позволял использовать все резервные группы разрядов дополнительного накопителя 5, но при этом

не требовалось бы периодической перекомпоновки размещенной в блоке 7 информации. Цели оптимального заполнения служат элементы «И 9, 14 и 15 и «ИЛИ 10, И и 13, а также специальная программа, реализуемая

блоком управления 6 и счетчиком 12. С этой же целью при занесении в признаковую часть блока 7 кода неисправного адреса в эту же ячейку признаковой части заносится и адрес слова дополнительного накопителя, который

задается счетчиком 12.

Всякое новое занесение информации в блок 7 выполняется по следующей программе.

Сначала в признаковой части блока 7 маскируется код адреса основного накопителя, и считывание происходит по адресу (начиная с нулевого), выдаваемому счетчиком 12. При этом происходит анализ содержимого разрядов, указывающих на неисправность групп разрядов. Если происходит совпадение информации, записанной ранее в этих разрядах, с информацией на выходах блока 8, то по данному адресу накопителя 5 нельзя использовать резервную группу и в счетчик под действием сигналов от элемента «ИЛИ 11 и блока 6 добавляется «1 и снова производится считывание из блока 7 разрядов признаков неисправности, и так до тех пор, пока на выходе элемента «ИЛИ 11 и не будет отсутствовать сигнал совпадения. Тогда блок 6 начнет заносить информацию от регистра 1 и счетчика 12 в признаковую часть и информацию от блока 8 и счетчика 12 в информационную часть блока 7. После записи очередного адреса резервпой группы разрядов блок 6 выдает сигнал окончания процесса. Устройство снова готово к выполнению своих функций.

При считывании из устройства код адреса, поступивший на регистр 1, проверяется на наличие его в блоке 7 (при этом маскируется код адреса от счетчика 12) и при совпадении блок 7 выдает соответствующий код резервной группы (или групп) разрядов в дополнительном накопителе о, из которого параллельно с исправными группами разрядов основного накопителя на регистр 4 поступит считываемая информация. Если она исправна, то блок 6 выдает сигнал окончания операции считывания и нпформацию по шинам 19. Однако, если при считывании информации из основного накопителя 3 и резервных групп разрядов снова обнаружится отказ, то возможны две причины: либо возник отказ в какой-либо другой группе разрядов слова основного накопителя 3, либо отказал запоминающий элемент в используемой в данной операции резервной группе.

В первом случае, который будет обнаружен по сигналу от элемента «И 15 (прн отсутствии сигпала на выходе элемента «ИЛИ И), блок управления 6 выдает сигнал, который полностью освободит в блоке 7 ячейку (т. е. сотрет информацию в ее признаковой и информационной частях), к которой только что произошло обращение. После 4eio вынолняется с самого начала описанная выще программа занесения информации нереадресации в блок 7, т. е. счетчик 12, управляемый блоком 6 и сигналами от элемента «ИЛИ И, начнет последовательный нсребор адресов (пачиная с нулевого), найдет свободную ячейку в дополнительном накопителе 5 и выдаст ее адрес в блок 7. Таким образом, любой неисправный код адреса устройства находится в признаковой части блока 7 только в одной

ее ячейке. Нетрудно видеть, что прн выполнении такой нрограммы прн записи информации в блок 7 объем дополнительного накопителя 5 используется наиболее оптимально

и не требуется периодической перекомпоновки содержимого блока 7.

В случае отказа запоминающего элемента в резервной группе разрядов элемент «И 15 снова выдает сигнал о необходнмости освоболденнл ячейки блока 7 от записанной в ней информации переадресации и блок 6 начинает производнть очистку (стирание) данной ячейки. Однако в этом случае происходит стирание не всей информации, записанной в

данной ячейке, а только кода неисправного адреса накопителя 3, записанного в признаковой части блока 7. Вся остальная информация (т. е. вся информационная часть и код адреса дополнительного наконителя 5, записанный в признаковой части ячейки блока 7) остается без нзменения, так как их стирание запрещается сигналом на выходе элемента «И i4, возникающим прн отказе запоминающего элемента в резервной грунпе разрядов.

Сохраненная таким образом информация в ячейке блока 7 при цикле очередпой записи информации в блок 7 запретит использованне отказавшей резервной грунпы разрядов. Затем блок 6 енова начинает цикл занесения

информации переадресацин в блок 7. Таким образом, предложенное устройство позволяет автоматически осуществлять блокировку неисправных групп разрядов, возпикающих в ходе работы как в ОСНОБНОМ наконнтеле 3, так

и в дополнительном накопителе 5.

Отказы запомнпающих элементов могут возникать в самом блоке 7 переадресации ненсправных групп разрядов, причем эти отказы не будут обнаруживаться блоком 8. Поэтому целесообразно использовать блок 7 с самоконтролем, в котором нроисходит автоматическая блокировка неиснравных ячеек. Это осуществляется следующим образом. При записи информации в блок 7 блоком

16 формируется ее код четности, который также заноеится в блок 7. При считывании информации из блока 7 она проверяется на четность блоком 17, сигналом об ошибке которого в специальный разряд неисправности

ячейки блока 7 (после установления наличия отказа) заносится признак, запрещающий обращение к этой ячейке. После этого блок 6 снова начинает цикл записи информации иереадресации в новую ячейку блока 7 по онисанной выше программе.

Формула изобретения

Оперативное запоминающее устройство с блокировкой неисправных запоминающих

элементов, содержащее регистр адреса, соединенный через дсшифршор адреса с основным накопителем, регистр слова, подключенный к первому блоку контроля, основному и дополнительному накопителям, блок переадресацип неисправных грунн разрядов, соединенный с регистром адреса, регистром слова, дополнительным накопителем и счетчиком, блок управления, кодирующий блок, элементы «И и «ИЛИ, второй блок контроля, о тличающееся тем, что, с целью повышения надежности устройства, входы второго блока контроля подключены к выходам блока переадресации неисправных групп разрядов, а выход - ко входу блока управлення и одному из входов блока переадресации неисправных групп разрядов, другие входы которого соединены с выходами первого блока контроля, входами первого элемента «ИЛИ,

кодирующего блока и одними входами первых элементов «И, выходы которых подключены ко входам второго элемента «ИЛИ, выходы блока переадресации неисправных групп разрядов соединены с другими входами нервых элементов «И и со входами третьего элемента «ИЛИ, выходы элементов «ИЛИ через вторые элементы «И подключены соответственно ко входам блока управления и блока переадресации неисправных групп разрядов, выход счетчика соединен с одним из входов кодирующего блока, а вход счетчика нодключен к выходу второго.элемента «ИЛИ.