Селекторный канал Советский патент 1976 года по МПК G06F3/04 G06F15/00 

1

Изобретение относится к вычислительной технике, в частности « организации структуры селекторных каналов ввода-вывода электродных вычислительных машин с микропрогр.аммяым управлением.

Известны селекторные каиалы, содержащие блок сборки регистрОВ канала, счетчик адреса данных, счетчик байтов, запросов на конечное зацепление .по данным, блок запросов на предварительное зацепление по данным, элемент «ИЛИ, блок управления канала, блок анализа конечного состояния, регистр признаков запросов и блок управления интерфейсом. Первый уравляющий выход носледнего подключен к первому входу блока анализа конечного состояния, первый выход блока анализа - соответственно к нарвым управляющим входам блока запроса на конечное зацепление по данным, блока запроса на предварительное зацепление но данным, элемента «ИЛП и регистра признаков запросов. Информационные входы и выходы регистра признаков запросов, а также информационные входы и выходы блока управления, блока управления интерфейсом, счетчика адреса данных и счетчика байтов соединены соответственно с входными информационными шинами устройства и соответствующими информационными входа1ми блока сборки регистров канала. Управляющий вход

2

последнего, а также унравляющие входы счетчика байтов, счетчика адреса данных, блока управления интерфейсом, вторые управляющие входы блока запроса на конечное зацепление но данным, блока запроса на предварительное зацепление по данным, блока анализа конечного состояния и регистров признаков подключены к соответствующим первым управляющим выходам блока управления канала, первый, второй и третий управляющие входы которого соединены соответственно с входными управляющими щинами устройства, вторым управляющим выходом блока управления интерфейсо м и управляющим выходом счетчика адреса данных. Первый управляющий выход счетчика байтов связан с третьим управляющим входом блока запроса на предварительное зацепление но данным, а второй управляющий выход счетчика байтов - с четвертым управляющим входом блока управления канала и третьим управляющим входом блока запросов на конечное зацепление по данным, выход которого подключен к второму входу элемента

«ИЛИ, пятому управляющему входу блока управления канала и третьему управляющему входу регистра признаков запросов. Четвертый управляющий вход последнего соединен с вторым выходом блока анализа конечного состояния, информационные и другие

управляющие выходы и входы блока сборки регистров канала, счетчика адреса данных, элемента «ИЛИ, блока управления канала и блока управления интерфейсом подключены к соответствующим информационным и управляющим входам и выходам устройства.

Недостатком из вестных селекторных каналов является их невысокое iбы€тpiOдeйcтвиe нри использовании режима зацепления по данным.

Цель изобретения - увеличение быстродействия селекторного канала в различных режимах.

Это достигается тем, что нредлагаемый селекторный канал дополнительно содержит блок анализа частоты запросов внешнего устройства и элемент «И, выход которого связан с третьим входом элемента «ИЛИ и пятым управляющим входом регистра признаков запроса, а первый и второй входы элементы «И подключены соответственно к выходам блока запросов на предварительное зацепление по данным и блока анализа частоты запросов внешнего ycTipoucTea, первый и второй входы которого соединены соответственно с первым управляющим выходом блока управления канала и вторым управляющим выходом блока управления интерфейсом. Это позволяет увеличить скорость передачи данных с использованием режима зацепления по данным.

Блок-схема селекторного канала представлена на чертеже, где 1 - селекторный канал; 2 - процессор; 3 - быстродействующие внешние устройства; 4 - оперативное запоминающее устройство; 5 - арифметическо-лопическое устройство; 6, 7 - входные информационные Шины; 8 - выходные информационные шины; 9 - блок микропрограммного управления; 10 -блок сборки регистров каналов; 11 - счетчик байтов; 12 - счетчик адреса данных; 13 - блок запроса на конечное, зацепление по данным; 14 - блок запроса на предварительное зацепление по данным; 15 - элемент 16 -блок управления канала; 17 - блок анализа конечного состояния; 18 - регистр признаков запросов; 19 - блок управления интерфейсом; 20 - элемент 21 - блок анализа частоты запросов внешнего устройства; 22 - выходные управляющие шины; 23 - выходные адреснью шины.

Селекторный канал работает следующим образом.

Операция передачи данных начинается по специальной команде процессора, которая задает адрес канала, и устройства ввода-вывода и при помощи специальных у-правляющих слов указывает код команды, начальный адрес оперативной памяти, количество передаваемых байтов данных и другие управляющие признаки, которые располагаются в регистрах канала и в специальной памяти, образуя в совокупности управляющее слова канала. Передача управляющей информации

между процессором 2 и регистрами селекторного канала 1 проводится через блок 10 сборки регистров капалов, -входпые информационные шины 7 арифметическо-логического устройства, арифметическо-логическое устройство 5 и выходные информационные шины 8 арифметическо-логического устройства.

Иолучив необходимую управляющую информацию, канал осуществляет начальную

выборку устройства 3 ввода-вывода через блок 19 управления интерфейсом и освобождает процессор для выполнения других команд.

В зависимости от кода операции, установленного в блоке 16 управления канала, значения счетчика 11 байтов, состояния буфера данных в блоке 19 управления интерфейсом, а также четности адреса данных блок 16 управления канала формирует признаки аппаратной приостановки (передача одного, двух и т. д. байтов) и сигнал запроса на передачу данных, который через шину запроса на передачу данных группы выходных управляющих шин 22 поступает в блок 9 микропрограммного управления процессора. По этому запросу работа процессора по выполнению текущей микропрограммы после завершения очередного цикла «чтение-обработка-...-запись приостанавливается на цикл передачи

данных между оперативной памятью и каналом. Так как слово оперативной памяти машины, к которой подключен рассматриваемый канал, состоит из нескольких байтов, то в зависимости от признаков аппаратной приостановки под управлением блока 16 канала происходят передача одного, двух и других байтов между блоком 19 управления интерфейсом и оперативным устройство.м 4 по входным или выходным информационным

шинам 7 или 8 арифметическо-логического устройства соответственно, а также передача адреса данных по выходным адресным шиным 23, выработка управляющих сигналов для выполнения необходимых тактов «чтения-записи, модифицирование адреса данных и счетчика байтов.

Когда канал заканчивает передачу данных, в блоке 17 анализа конечного состояния вырабатывается сигнал запроса на обработку конечного состояния, который через элемент «ИЛИ 15 и соответствующую шину запроса группы выходных управляющих шин 22 поступает г блок 9 микропрограммного управления процессора.

По этому сигналу запроса в зависимости от состояния регистра признаков операции в блоке 16 управления канала, состояния устройства и канала, а также причины, вызвавшей формирование этого запроса, в регистре

18 признаков запросов устанавливается код соответствующей микропрограммы обработки. По сигналу запроса на обработку в процессоре прерывается выполнение текущей микропрограммы после завершения очередного цикла «чтение-обработка-...-запись и проводится переключение яа специальный , в котором адрес следующей микрокоманды, которая должна была выполняться, запоминается в специальном регистре (регистре возврата адреса) и формируется начальный ад-5 рес обрабатывающей микропрограммы. Эта микропрограмма заноминает содержимое регистров процессора в специальной части oneративной памяти и далее по коду микоопрограммы обработки, установленному в регистре10 18 признаков запросов, осуществляет переход к начальному адресу микронрограммы, обрабатывающей данный признак. Происходят необходимые действия (окончание операции ввода-вывода, зацепление по команде и т. д.)15 и записывается модифицированное или вновь сформированное (при зацеплении) управляющее слово в специальную часть оперативной памяти. После этого содержимое регистров процессора восстанавливается из специальной20 части оперативной памяти и выполняется прерванная микропрограмма, начиная с адреса микрокоманды, запомненного в регистре возврата. Выполнение указанной последовательности25 действий требует сравнительно много времени. Если канал рассматриваемого типа и зацепление по данным исполняет таким же Образом, то он не может обеспечить зацепление по данным при номинальной скорости переда-30 чи данных между внещним устройством и кана.лом. Следовательно, канал такого типа имеет предельную скорость передачи данных с Использовапием режима зацепления по данным НИже номинальной скорости переда-35 чи данных без зацепления. СкорОСть Передачи данных с использованием зацепления может быть увеличена, если некоторл ю часть действий, связанных с подготовкой новой управляющей информации40 при зацеплении по данным, вынолнять Предварительно. В нредлатаемом канале это Организовано следующим образом. На этапе передачи данных, когда канал заканчивает передачу блока данных и в ре- 45 гистре признаков операции блока 16 управления канала лказан признак зацепления по данным, в блоке 14 запроса на предварительное зацепление по данным формируется запрос на обработку в тот момент, когда ка- 50 налу остается передать под управлением текущего управляющего слова канала такое количество байтов, на передачу которых каналу потребуется время, необходимое для тото, чтобы: переключиться на специальный 55 такт, учитывая максимальное время цикла «чтение-Обработка-...-запись ; запомнить содержимое регистров Процессора в специальной части оперативной памяти; прочитать из Специальной памяти ц сформировать в реги- 60 страх процессора адрес последующего управляющего слова ка-нала. Запрос На обработку предварительного зацепления по ДаНным через элемент «И П. элемент «ИЛИ 15, соответствующую щину 65 запроса грулпы выходных управляющих птин 22 Поступает в блок 9 микропрограммного управления Процессора. По ЭТОМУ сигналу в процессоре выполняются действия, уже описанные, причем в регистре 18 признаков запвосов устанавливается код предварительного зацепления. Затем проводятся разгрлзка содержимого регистров процессора и формированне адреса последующего управляющего слова канала и организуется цикл ожидания нулевого значения содержимого счетчика 11 байтов. При нулевом 1счетчике байтов в блоке 13 запроса на конечное зацепление по данным вырабатывается сигнал непосредственного зацепления, который поступает в бло.к 16 л-Правления канала, где по ЭТОМУ сигналу запрещается выработка запроса на передачу данных и пр1Г.З наков аппаратной вриостановки. В регистре 18 признаков запросов устанавливается код непосредственного (копечного) зацепления по данным, по которому осуществляется перехот непосредственно к микронрогоамме зацепления но данным. Эта микропрограмма загружает в регистры канала новое управляющее слово канала, адрес котооого подготов.лен при предварительном запеплении. После загрузки нового управляющего слова канала, микропрограмма зацепления по данным сбрасывает сигнал запроса на конечное зацепление по данным, тем самым раярещая передачу даНных под управлением нового управляющего слова канала, и восстанавливает содержимое -регистров процессора из специальной части оперативной памяти. После этого продолжается выполнение Прерваннон микропрограммы. В с.ллчае, если устройство ввода-вывода заканчивает операцию передачи данных раньще, чем содержимое счетчика 11 байтов станет равным НУЛЮ, то блок 17 анализа конечяого состояния возбуждает соответствующий сигнал запроса, КОТОРЫЙ блокирует выработку сигнала запроса предварительного зацепления и в регистре 18 признаков запросов л1станав.ливается соответствующий код микропрограммы обработки, по которому из цикла ожидания проводится переход к соответствующей части обрабатывающей MWKpoпрограммы. Если канал имеет «механизм предварительного зацепления, работающий постоянно и независимо от частоты постл пления запросов внещнего устройства на передачу даНных, то при подключении к такому каналу внещцих устройств, имеющих сравнительно невысокую скорость передачи данных (меньще предельной скорости передачи данных с зацеплением по данным без предварительного зацепления), предварительное зацепление останавливает процессор на сравнительно больщое время, при этом удовлетворение запросов других одновременно работающих каналов задерживается.

Для уменьшения влияния предварительного зацепления на работу других каналов в предлагаемом канале имеется блок 21 анализа частоты запросов внешних устройств, который постоянно сравнивает частоту запросов на передачу данных работающих в канале внешних устройств с предельной окоростью передачи данных канала с использованием зацепления по данным без предварительного зацепления. Если скорость передачи данных внешнего устройства превышает .предельную скорость передачи данных канала с зацеплением, то на выходе блока анализа частоты запросов формируется сигнал, разрешающий сформированному в блоке 14 запросу на предварительное зацепление через элемент «И 20 вьшолнить последовательность действия, рассмотренную выше. Если же скорость передачи данных внешнего устройства равна или меньшей преде.льной скорости передачи данных с заЦеплением по данным, то выходной сигнал блока анализа частоты запросов запрещает предварительному запросу поступать в процессор. В этом случае выполняется обычное запепление.

Формула изобретения

Селекторный канал, содержащий блок сборки регистров канала, счетчик адреса дакных, счетчик байтов, блок запросов на конечное зацепление по данным, блок запросов на предварительное зацепление по данным, элемент «ИЛИ, блок управления канала, бло« анализа конечного состояния, регистр признаков запросов и блок управления интерфейсом, первый управляющий выход которого соединен с первым входом блока анализа конечного состояния, первый выход которого подключен соответственно к первым Зшравляющим входам блока запроса на конечное зацепление по данным, блока запроса на предварительное зацепление по данным, элемента «ИЛИ, регистра признаков запросов, информационные входы и выходы которого, а также информационные входы и выходы блока управления, блока управления интерфейсом, счетчика адреса данных и счетчика байтов соединены соответственно с входными информационными шинами устройства и соответствующими информационными входами блока сборки регистров канала, управляющий вход которого, а также управляющие входы счетчика байтов, счетчика адреса данных, блока управления интерфейсом, вторые управляющие входы блока запроса на конечное зацепление по данным, блока запроса на предварительное зацепление по данным, блока анализа конечного состояния и

регистров признаков подключены к соответствующим первым управляющим выход аМ блока управления канала, первый, второй и третий управляющие входы которого соединены соответственно с входными управляющими шинами устройства, вторым управляюпшм выходом блока управления интерфейсом и управляюнгим выходом счетчика адреса данных, первый управляющий выход счетчика байтов полключен к третьему управляющему блока заппоса на предварительное запепление по ланным, а второй лправляющий выход счетчика байтов соединен с четвертым управляюншм входом блока управления куна.па и третьим л п-равляющим

0 входом блока заппосоп на конечное зацепление по данным, вьтход котопого подключен к второму вхолу элемента «ИЛИ, ПЯТОМУ уппавляюит.ем. ВХОЛУ блока управления канала и третье ту лпра1вляющему входл регист ра признаков запросов, четвертый управляющий вход которого соединен с вторым выходом блока ана.лиза конечного состояния, выход блока сборки регистров канала соединен с первым выхолом уг пойства, выход счетчика адрес данных - с вторым, выходы элементя «ИЛИ и блока управления канала - с третьем и блпкя явления интерфейсом - с 1-°твертым выходом устройства, соот1ветствующие входы блока управления канала,

5 блока управления кнтерсЬейса. счетчика байтов и адреса данных соединены с первым пхопом Лстройства, соответствующий вход блока лправлрния каняла соединен с вторым входом Устройства, а вход блока управления

0 интерсЬейса с третьим входом устройства, отличающийся тем, что, с пелью увеличения быстродействия, он дополнительно содержит блок анализа частоты запросов внешнего устройства и элемент «И, выход

5 котопог 1 Г1епинен с третьим входом элемента «ИЛИ и ПЯТЫМ управляющ,им входом регистра признаков запросов, а первый и второй входы ч.-темента «И т одключены соответственно к выходам блока запросов на

0 предваритольноо зацепление по данным и блока анализа частоты запросов внещнего устройства, первый и входы которого соединены соответственно с первым управляюнщм выхолом блока управления канала

55 и вторым управляющим выходом блока управления интерфейсом.