Устройство для контроля интегральных схем Советский патент 1980 года по МПК G06F11/22 G01R31/28 

1

Изобретение относится к вычислительной технике и может быть применено для контроля интегральных схем.

Известно устройство контроля, которое содержит регистры сдвига, эталонную схему, схемы совпадения 1 .

Недостаток устройства заключается в TotJl, что контроль осуществляется с помощью этало1гаой схемы, так как это сужает,класс контролируемых схем (например, нельзя контролировать схемы со встроенным внутренним генератором). Кроме того, в устройстве требуется блок памяти большой емкости.

Известно устройство контроля, которое содержит запоминающее устройство, счетчики, регистры, управляющую вычислительную маяшну, элементы .

Недостаток устройства - сложность (наличие счетчиков, регистра конечного адреса, ре- . гастра восстановления элементов И и т. д.) и необходимость выделения служебных дополнительных разрядов в буферном запоминающем устройстве, что снижает полезный объем буферлого запоминающего устройства.

Наиболее близким является устройство, содержащее управляющую вычислительную машину, запоминающее устройство, счетчик адреса памяти, регистр конечного адреса, счетчик повторения, многоканальный амплитудный дискриминатор, генератор тактовых импульсов 3.

Недостаток устройства - его сложность из-ia наличия счётчика повторений, счетчика адреса памяти, регистра адреса контролируемой комбинации, невозможность перезаписи большого «шсtoла тестовой комбинации за счет сжатия тестовой информации, так как при этом возникает необходимость в сл)гжебных дополнительных разрядах в буферном запоминающем устройстве.

Цель изобретения - упрощение устройства

15 контроля.

Цель достигается тем, что в устройство для контроля интегральных схем, содержащее блок управления генератор тактовых импульсов, многоканальный амплитудный дискриминатор,

20 блок ввода информации, индикаторы и блок сравнения, причем входы многоканального амплитудного дискриминатора являются входами устройства, первтй выход многоканального амплитудного дискриминатора соединен с первы входом блока управления, первый и второй вы ходь которого соединены соответственно со входом генератора тактовых импульсов, со входом блока ввода информации, вькод блока Ввода информации соединен со входом блока сравнейия, выход которого соединен со вторым входом блока управления, введены две группы коммутаторов, группа входных сумматоров, группа выходных сумматоров, группа входных регистров сдвига и rpjmna выходных регистров сдвига, причем, выход генератора тактовых импульсой соединен с первыми входами входных Сумматоров группы, выход каждого входаого сумматора группы соединен с первым входом сеответствуйшего регистра сдвига группы входйЬ1х регистров сдвига, последовательные информационные выходы эходных регистров сдви га группы являются группой выходов устройства, параллельные информационные выходы каждого входного регистра сдвига группы соединены со входами коммутаторов первой группы, выход каждого коммутатора первой группы Соедашён со вторь М входом соответствующего входного сумматора группы входных сумматоров, выход блока ввода информации соединен с параллельным входом входных регистров сдвига группы, каждый выход много- Канального амплитудного дискриминатора соеди нён с первым входом соответствующего входного сумматора, выход которого соединен с информационным входом соответствующего выходного регистра сдвига группы, параллельные информационные выходы каждого выходного регистра сдвига группы соединены со входами соответствующего коммутатора второй группы, выход каждого коммутатора второй группы соединен со вторым входом соответствующего выходного сумматора группы, последовательный выход каждого выходного регистра сдвига грзшпы соединен с соответствующим индикатот pdM и соответствующим входом группы входов блока сравнения, первый выход блока управления соединен с управляющим входом всех выходных регистров сдвига группы. На фиг. 1 представлена блок-схема устройст ва для контроля интегральных схем; на фиг. 2 - временная диаграмма работы устройства. Устройство содержит генератор тактовых им пульсов 1, контролируемую интегральную схему 2, многоканальный амплитудный дискриминатор 3, блок ввода информации 4, блок jTipaB ления 5, группу входных сзмматоров 6, группу входных регистров сдвига 7, индикаторы 8, блок сравнения 9, группу выходных сумматоров 10, группу выходных регистров сдвига 11, первую группу коммутаторов 12, вторую группу коммутаторов 13. Устройство работает сЛедующиМ образом. Вначале по сигналу из блока управления .5 происходит обнуление группы выходных регистров сдвига 11 и запись начальной информации в группу входных регистров сдвига 7. Изменение количества обратных связей регистров -сдвига осуществляется первой и второй группой коммутаторов 12 и 13. На коммутаторах 12 и 13 устанавливаются связи, соответствующие конкретной проверяемой интегральной схеме 2. На индикаторах 8 будут индицироваться нули. После этого блок управления 5 включает генератор тактовых импульсов 1, который начинает посылать импульсы на входы группы входных сумматоров 6. В группе входных регистров сдвига 7 начинает формироваться входная последовательность на вход проверяемой интегральной схемы 2. Причем длина этой последовательности будет больще длины последовательности, записанной во входной регистр сдвига 7 группы. Информация с испытуемой интегральной схемы 2 поступает на вход многоканального амплитудного дискриминатора 3, что изображено На фиг. 2 а. Каждый канал дискриминатора 3 имеет два выхода. Второй выход многоканального амплитудного дискриминатора 3 повторяет сигнал, поступающий на его вход, если сигнал лежит вне зоны пороговых напряжений Unopor. (0), и порог, (1), что показано на фиг. 2 б. Если входной сигнал лежит внутри зоны пороговых напряжений, то многоканальный амплитудный дискриминатор 3 по первому выходу каждого канала вьщает единичный сигнал на вход блока управления 5, фиксируя негодность контролируемой интегральной схемы 2 по уровню выходного сигнала (фиг. 2 в). В этом случае на втором выходе многоканального амплитудного дискриминатора 3 будет О. Последовательность со второго выхода многоканального амплитудного дискриминатора 3 фиксируется в группе выходных регистров сдвига И через соответствующий выходной сумматор 10 выходной группы. Сжатие информации в каждом выходном регистре сдвига 11 группы выходных регистров с обратными связями происходит аналогично растягиванию информации во входном регистре сдвига 7 группы только в н;ачальном состоянии в выходном регистре сдвига 11 находятся нули. В выходном регистре сдвига 11 зафиксируются неправильные считывания с контролируемой интегральной схемы 2, т. е. О вместо 1 или 1 вместо О. Сигнал ни ноль и ни единица будет фиксироваться как брак блоком управления ,5. По окончании контроля на индикаторах 8 будет фиксироваться результат контроля, который проверяется оператором, и он делает заключение о годности контролируемой проверяемой интегральной схемы 2 (ручной режим). Контроль интегральных схем 2 может происходить автоматически без оператора. Для этого по окончании контроля из блока ввода информац 4 считываются ожидаемые комбинации на вход блока сравнения 9, в котором, они сравнивают с содержимым выходных регистров сдвига 11 Если произошло несовпадение, то блок управления 5 фиксирует брак. Брак по уровню, т. е, сигнал ни ноль и ни единица фйксируется автоматически. Использование регастров сдвига с обратными связями позволяет, упростить устройство контроля, так как отпадает необходимость в счетчике адреса памяти, счетчике повторений, регистре конечного адреса и т. д. При этом сокращается объем тестовой информации, что приводит к экономии объема запоминающих устройств за счет сжатия тестов, отсутствует необходимость в дополнительных служебных разрядах. Формула изобретения Устройство для контроля интегральных схем, содержащее блок управления, генератор тактовых импульсов, многоканальный амплиту ный дискриминатор, блок ввода информации, индикаторы и блок сравнения, причем входы многоканального амплитудного дискриминатора являются входами устройства, первый выхо многоканального амплитудного дискриминатора соединен с первым входом блока управления, первый и второй выходы которого соеди ясны соответственно со входьм генератора тактовых импульсов, со входом блока ввода информации, выход блока ввода информации соединен со входом блока сравнения, выход которого соединен со вторым входом блока управления, отличающееся тем, что с целью упрощеняя устройства, в него введены две группы коммутаторов, группа входных сумматоров, группа выходных сумматоров, rp па входных регистров сдвига и группа выход;ных регистров сдвига, причем, выход генератора тактовых импульсов соединен с первыми входами входных суммлтороъ Группы, выход каждого входного сумматора группы соединен с первым входом соответствующего регистра сдвига группы входных регистров сдвига последовательные информационные выходы входных регистров сдвига группы являются группой выходов устройства, параллельные янформацион:ffi ie выходы каждого входного регистра сдвига грзшпы соединены со входами коммутаторов первой группы, выход каждого коммутатора первой группы соединен со вторым входом соответствующего входного сумматора группь входных сумматоров, выход блока ввода ин:формации соединен с параллельным входом входных регистров сдвига группы, каждьш выход многоканального амплитудного дискриминатора соединен с первым входом соответствующего входного сумматора, выход которого соединен с информационным входом соответствующего выходного регистра сдвига группы, параллельные информационные выходы каждого выходного регистра сдвига группы соеданены со входами соответствующего комм}ггатора второй группы, выход каждого коммутатора второй группы соединен со вторым входом соответствующего выходного сумматора группь, последовательный выход каждого выходного регистра сдвига группы соединен с соответствующим индикатором и соответствующим входом группы входов блока сравнения, первый выход блока управления соединен с Зшравляющим входом всех выходных регистров сдвига группы. Источники информации, принятые во внимание при экспертизе 1.Акцептованная заявка Японии № 48-41739, С 97 (7), 1973. 2.Авторское свидетельство СССР по заявке №2395921/24, кл. G 06 F 15/46, 09.08.76. 3.Авторское свидетельство СССР N377738, .кл. G 06 F 15/46, 1974 (прототип).

в