и блок оперативной памяти,. Выходы блока маскирования аргумента через блок определения нулевых значений аргумента подключены к группе входов блока управления j третий выход которого соепинен с первым входом блока оперативной памяти. Второй вход блока оперативной памяти подключен ко второму выходу блока умножения, второй вход которого соединен с первым вьтходом блока оперативной памяти, подключенЕого вторым выходом ко второму выходу устройства. Младший выход блока мас1шровання аргумента че- рез блок выделения . младшей зоны аргу мента соединен с третьим входом блока оперативной памяти, группа входов кото« рого соединена с грутгоой выходов блока постоянной памяти. Сущность изобретения поясняется чер тежом. Предлагаемое устройство содерясит регистр аргумента 1, выход которого сое динен со входом блока 2 маскирования аргумента, выходами подключенного к блоку 3 постоянной намяти. Выходы 6nov ка 3 связаны со входами блока 4 опера тивной памяти устройства, к котороксу подключены также выходы блока 5 выделения младшей зоны аргумеггга и блока 6управления. Входы блока 5 свячзаны с выxoдa,iн блока 2 масЕирования аргумен та, входы блока 6 - с выходами блока 7определения нулевых значений аргумей та, входы блока 7 с выходами блока 2 маскирования аргу декта. Блок умножения 8связан с блоком управления 6 и блоком 4. Работает процессор следующим образом. При поступлении Сигнала запроса из ЦВМ в блок 6 на регистр аргумента 1 принимается код аргумента. Во втором такте через блок 2 маскирования аргуме та сегменты поступакуг на соответствующие адресные входы блока 3 и значения подфункхшй считываются на регистры, вход$ппие в состав блока 4. В том же такте начинается обработка младшего се) мента в блоке 6. В третьем такте блок 6 опрашивает блок 7 и в соответствии с результатами этого опроса и копичест вом устройств умножения блока умножения 8, которые могут быть использованш формирует пержую серию-сигналов aanpoса к блоку умножения 8 на выполнение умножений значений подфункций. По окон чании обработки младшего сегмента значение последней подфункции передается из блока 5 обработки младшего сег,ента в блох 4. Каждая операция умножения рассм.Зтривается блоком умножения 8 как отдельная задача. Первая. серия сигналов запроса к -множення 8 определяет постановку задачи в очереди с заданными приоритетами. О возможности обработки любой задачи блок умножения 8 сообщает блоку 6, после чего в соответствующее устройство умножения передаются из блока 4 значения соответствующих подфункций и выполняется коррекция первой серии сиг налов запроса к блоку умножения 8, которая заключается в отмене запросов на решение пр1шятой к исполнению задачи. По окончании умножения блок умножения 8 сообщает блоку 6, что результат полуг чен. По сигналам из блока 6 результат, умножения принимается на соответствую WKii регистр блока 4, росле чего формируется вторая серия сигналов запроса к блоку умножения 8. В дальнейшем работа устройства повторяется аналогичным, образом до тех пор, пока очередной результат умножения не будет являться значением реализуемой- функшга. В последнем случае блок 6 информирует ЦВМ об окончании процесса вычисления функции и из блока 4 значение с{ ункции передает ся в ЦВМ. Во всех случаях, когда в блок 6 одновременно поступают сигналы о возможности решения одной и той же задачи в нескольких устройсгвах , сомножители передаются в блок умно-ь жения с наименьшим номером (нумераций осуществляется в соответствии с убыва нкем i ррнорктета). Изобретение при работе со словами длиной 50 и более двоичных разрядов позволяет сократить время вычисления не ьтенее чем в 2 раза и в 4-5 раз у,еньшить загрузку ЦВМ. Формула изобретения Устройство для вычисления функции вида ij :г е , содержащее регистр аргумента, блок маскирования аргумента, блок постоянной памяти, блок управления, блок умножения причем выход регистра аргумента соединен со входом блока маскирования аргумента, все выходы которого, кроме младшего, соединены со входами элока постоянной памяти, первый выход блока управления соединен с первым входом блока умножения, первый выход которого подключен к первому входу блокад
управления, второй которого соединен с первым выходом устройства, первый вход которого соединен со вторым входом блока управления, второй вход устройства подключен ко входу регистра аргумента, отличающеес я тем, что, с целью повышения быстродействия, в него ввецены блок определения нулевых значений аргумента, блок выделения младшей зоны аргумента и блок оперативной памяти, причем выходы блока маскирования аргумента через блок определения нулевых значений аргумента подключены к группе входов блока управ ления, третий выход которого соединен с первым входом блока оперативной памйти, второй вход которого подключен ко второму выходу блока умножения, второй
вход которого соединен с первым выxoдo(t блока оперативной памяти, второй выход которого подключен ко. второму выходу устройства, младший выходблока маскирования аргумента через блок выделения младшей зоны аргумента соединен с входом блока оперативной памяти, группа входов которого соединена с .группой выходов блока постоянной памяти.
Истошшки ин({юрмации, принятые во BifflMamie при экспертизе:
1.Авторское свидетельство СССР № 459777, Об Г 15/20, 04.07.73.
2.Авторское свидетельство СССР № 407317, кл. q ОбТ 15/20, 21.11,73.
название | год | авторы | номер документа |
---|---|---|---|
Устройство для вычисления функций | 1980 |
|
SU896618A1 |
Специализированный процессор | 1983 |
|
SU1144117A1 |
Цифровое устройство для вычисления синусно-косинусных зависимостей | 1983 |
|
SU1104510A1 |
Цифровой вычислитель функций тангенса и котангенса | 1976 |
|
SU595738A1 |
Устройство для вычисления элементарных функций | 1984 |
|
SU1185329A1 |
Устройство для сжатия информации | 1982 |
|
SU1056251A1 |
Устройство для вычисления экспоненты | 1988 |
|
SU1636843A1 |
Специализированный процессор | 1977 |
|
SU723581A1 |
Устройство для вычисления элементарнойфуНКции | 1979 |
|
SU796852A1 |
Устройство для определения функции | 1973 |
|
SU521570A1 |
Авторы
Даты
1978-11-05—Публикация
1976-07-01—Подача