Ячейка памяти на мдп-транзисторах Советский патент 1978 года по МПК G11C11/40 

Изобретение относятся к области ав томатнки к вычислительной техники и может быть использовано при построении полупровоаниковых запоминающих $ ;тровст универсальных и специаяиэярованных Bttчислительных машии. Известна sneftKa памяти на МДП- гранэисторах, соаержащая первый траиеткггор, исток которого соединен с корпусом, зат вор - с истоком второго транзистора, а сток - с истоком третьего транзистора, сток которого подклклеи к первой разрядной шине, а затвор - к адресной шине и затвору второго транзистора, сток которого соединен со второй разрядной шиной ij ..Недостатком ячейки является малое быстроаействие и необхоаимость сложного трехуровневого управлякяцегоТ; а& пряжения по адресной шине. Наиболее близкой по технической сущности к изобретению является ячейка памяти, содержащая первый транзистор, исток которого соединен с корпусом, затвор - с истоком второго транзистора. а сток - с истоком третьего транзистора, затвор которого подключеи к Первой адресной шине, а сток - к первой раз ряоиой шине и стоку четвертого транзистора, за-пвор которого соединен со второй адресной шиной, а исток - с затвором второго травзисто)ю, сток которого ПОДКЛЮЧИ ко второй разрядиой шине 2J. Недостатком ее является большое количество оборудоваиия. Целью изобретения является упрощение устройства. Эта цель достигается тем, что в предложенной ячейке памяти затвор и сток второго транзистора соединены соответственно с истоком и стоком перBwo транзистора. На чертеже привецена принципиальная схема ячейки памяти. Она содержит первый 1, второй 2 и третий 3 транзисторы. Первая разрядная шина 4 соединена с истоком транзистора 3, затвор которого подключен к ацреоной шине 5, а сток - к истоку транзистора 1 и затвору транзистора 2. Стоки транзисторов 1 и 2 соединены со второй