Динамическая ячейка памяти Советский патент 1975 года по МПК G11C11/40 

1

Предложенная динамическая ячейка памяти относится к устройствам вычислительной техники и может быть использована в интегральных оперативных запоминающих устройствах.

Известна динамическая ячейка памяти, содержащая три МДП-транзистора, в которой сток первого транзистора подключен к истоку второго транзистора, стоки второго и третьего транзисторов подключены к разрядной шине, а затвор третьего транзистора - к адресной шине записи.

В известной ячейке памяти требуется трехуровневый сигнал на адресной шине, что усложняет управление ее работой.

Целью изобретения является устранение указанного недостатка, т. е. упрощение управления работой ячейки.

Поставленная цель достигается подключением затвора второго транзистора к истоку третьего транзистора, а истока и затвора первого транзистора - к адресной шине считывания.

На фиг. 1 приведена схема динамической ячейки памяти; на фиг. 2 -временная диаграмма ее работы. Принятые обозначения: 1, 2, 3 - МДП-транзисторы.

Транзисторы 1, 3 ячейки служат для считывания и записи соответственно. На технологической емкости 4 «затвор - подложка

(подложка заземлена) транзистора 2 временно хранится в форме заряда информации. Шины 5, 6, 7 - разрядная шина, адресная шина записи и адресная шина считывания соответственно.

В режиме записи информации на адресную шину записи 6 и разрядную шину 5 поступают сигнал выборки, соответствуюший «1, и сигнал «О или «1 записываемой информации

соответственно; на адресной шине считывания 7 поддерживается нулевое напряжение (напряжения измеряются относительно подложки). Транзистор 1 закрыт, транзистор 3 открывается. Емкость 4 либо заряжается до напряжения, при котором открывается транзистор 2 (запись «1), либо разряжается до нулевого напряжения, при этом транзистор 2 закрыт (запись «О). После записи на шинах ячейки поддерживается нулевое напряжение,

транзисторы 1, 3 закрыты, транзистор 2 открыт или закрыт.

В режиме считывания на адресную шину считывания 7 поступает сигнал выборки, соответствуюш,ий на шинах 5, 6 поддерл ивается нулевое напряжение. Транзистор 1 открывается, транзистор 3 закрыт. При считывании «1 транзисторы 1, 2, открыты, ток считывания (/сч), протекающий между щинами 5, 7, соответствует сигналу считывания «1

(/сч). При считывании «О, транзистор 2 закрыт, отсутствие тока между шинами 5, 7 соответствует сигналу считывания «О (/сч„ )

Регенерация информации в ячейке осуществляется путем считывания и перезаписи информации в ячейку не реже одного раза в течение времени хранения.

Предмет изобретения

Динамическая ячейка памяти, содержащая три МДП-транзистора, сток первого из которых подключен к истоку второго транзистора, стоки второго и третьего транзисторов подключены к разрядной шине, а затвор третьего транзистора нодключен к адресной шине записи, отличающаяся тем, что, с целью упрощения ячейки, в ней затвор второго транзистора подключен к истоку третьего, а исток и затвор первого транзистора подключены к адресной шипе считывания.

If иг. 1

Фиг. 2