Устройство для вычисления функций Советский патент 1979 года по МПК G06F17/10 

1

Изобретение относится к вычислительной технике и предназначено для использования в информационно-измерительных системах, дискретных преоразователях координат, в системах, связанных с функционгипьными преобразователями дискретной информации. Известно устройство, содержгщее блок постоянной памяти, последовательный сумматор, блоки умножения и управления 1. Это устройство предназначено для вычисления функци которые могут быть аппроксимированы в соответствии с одним определенным выражением. . .

Известно также устройство, содержащее регистр аргумента, элементы И, регистр адреса, адресный коммутатор, блок памяти, дешифратор и шифратор 2, Устройство предназначено для функционального преобразования и требует значительных затрат оборудования.

Наиболее близким по технической сущности к предложенному изобретени является устройство, содержащее блок памяти, регистр, информационные входы которого соединены с информационными входами устройства, выхрды регистра через первую группу

элементов И соединены со входами блока адресации, а через вторую группу элементов И подключены к выходам устройства, выходы блока адресации подключены ко входам первого коммутатора, управляющие входы элементов И первой и второй группы, первого коммутатора и регистра соединены с выходом блока управления 3.

0

Недостатком известного устройства является то, что при увеличении точности во спроивведения функции, определяемой числом разрядов в кодах, наличие четырехразрядного сумматора

5 в данном устройстве снижает быстродействие, надежность и усложняет блок управления.

Цель изобретения - сокращение оборудования и повышение быстродействия

0 и надежности.

Поставленная цель достигается тем, что устройство содержит группу элементов ИЛИ, распределительный блок и дополнительные коммутаторы, входы

5 которых соединены с выходами блока адресации, управляющие входы - подключены к выходу блока управления, выходы первого и дополнительных коммутаторов соединены соответственно со входами блока ViaMHTH и через группу элементов ИЛИ подключены к управляющим входам распределительного бло ка, выходы блока памяти через распределительный блок подключены к сче ным входам регистра. Это позволяет при выполнении вычислений сократить время на запись Ьлагаемых в прямом коде, на преобразование прямого кода в обратный, на сложение по группам. Наличие связи блока памяти и регистра позволяет преобразовать код на одном регистре, что сокращает затраты оборудования. Причем исключение сложного устройства (накапливающего сумматора) поми мо прямой экономии, существенно упро щает также функции и сложность блока управления. Кроме этого повышается помехоза1цищенность устройства за счет организации входного управляюще го импульса распределительного блока Введенные коммутаторы позволяют уменьшить потребление мощности, так как в определенный момент времени бу дут включаться разрядные схемы только одного из коммутаторов. Объем блока памяти в устройстве меньше, чем в известном устройстве Схема устройства представлена на чертеже, где изображены регистр 1, группа элементов И 2, блок адресации 3, коммутаторы 4, группа элементов ИЛИ 5, блок памяти 6, распределитель ный блок 7,информационные входы 8 устройства, блок управления 9, групп элементов И 10, выход 11 устройства. Особенность алгоритма работы устройства заключается в том, что, используя способ ступенчатой аппроксимации функции, где величина ступени определяется допустимой величиной погрешности воспроизведения функций, значение функции определяется сложениегм по модулю 2 нескольких групп .с определенным числом разрядов в каж ,одой, На эти группы разбивается входная кодовая последовательность аргумента и контакт поправок к ним, причем хранимая константа является суммой по модугао 2 кода аргумента и соответствующего значения табулируемой функции. Устройство работает следующим образом. Регистр 1 устанавливается в нулевое состояние по импульсу блока упра ления 9. Следующим импульсом в регистр 1 по информационным входам записывается двоичный код аргумента. Импульсом считывания код аргумента с выходов группы элементов И 2 поступает на вход блока 3, выходной импульс которого появляется на соответ ствуюиу1Х входах коммутаторов 4. Посл поступления на управляющие входы од ного из коммутаторов 4 очередного мпульса с блока управления 9 входной импульс этого коммутатора возбуждает вход блока памяти 6, а также через элемент ИЛИ 5 поступает на соответствующий вход распределительного блока 7,..который распределяет запись констант блока памяти 6 по счетным входам соответствующих разряов регистра 1. По обратной связи с выхода блока памяти 6 на вход регистра 1 через распределительный блок 7 происходит перезапись кода аргумента в код функции под действием единиц констант, поступающих с блока памяти, т.е. происходит суммирование по.модулю 2 входной кодовой последовательности аргумента, записанной в регистре -1, и констант. Считывание значения функции происходит под действием импульса управления, поступающего на управляющие входы элементов И 10. Формула изобретения Устройство для вычисления функций, содержащее блок памяти, регистр, информационные входы которого соединены с информационными входами устройства, выходы регистра через первую группу элементов И соединены со входами блока адресации, а через вторую группу элементов И подключены к выхоДс1М устройства, выходы блока адресации подключены ко входам первого .коммутатора, управляющие входы элементов И первой и второй группы, первого коммутатора и регистра соединены с выходом блока управления, о тлич аю. ще ее я тем, что, с целью сокращения оборудования и повышения быстродействия, оно содержит группу элементов ИЛИ, распределительный блок и дополнительные коммутаторы, входы которых соединены с выходами блока адресации, управляющие входы - подключены к выходу блока управления, выходы первого и дополнительных коммутаторов соединены соответстве нно со входами блока памяти и через группу элементов ИЛИ подключены к управляющим входам распределительного блока, выходы блока памяти через распределительный блок подключены к счетным входам регистра. Источники информации, принятые во внимание при экспертизе 1.Патент США № 3962573, кл. 235-156, кл. G 06 F 7/38, 1975. 2.Авторское свидетельство СССР № 517023, кл. G 06 F 15/34, 1974. 3.Авторское свидетельство СССР № 579622, кл. G 06 F 15/32, 1976 (прототип).