1
Изобретение относится к области автоматики и цифровой вычислительной техники и может быть использовано в преобразующих устройствах, специализированных вычислительных устройствах и вычислительных машинах.
Известно устройство для преобразования двоичных чисел в двоично-десятичные, содержащее запоминающий блок эквивалентов, переключатель эквивалентов, формирователь эквивалентов, двоичный вычитатель с регистром сдвига l.
Недостатком известного устройства является его сложность.
Ближайщим к предлагаемому устройству, по технической сущности является устройство для преобразования двоичных чисел в двоично-десятичные, содержащее блок управления, первый вход которого соединен с щиной управления, переключатель эквивалентов, вход которого соединен с первым выходом блока управления, запоминающий блок эквивалентов, вход которого соединен с выходом переключа-
теля эквивалентов, первый и второй формирователи эквивалентов, вход первого из которых соединен с выходом запоминающего блока эквивалентов, блок сравнения, первый вход которого соединен с выходом первого формирователя эквивалентов, а второй вход - со вторым выходом блока управлеш1я, группу триггеров, двоично-десятичный шифратор, двоичный вычитатель и регистр сдвига, вход которого соединен с выходом двоичного вычитателя, первый выход - с первым входом двоичного вьгчитателя, а второй выход - с третьим входом блока сравнения 2.
Недостатком данного устройства является относительно большой объем аппаратуры.
Цель изофетения - упрощение устройства.
Это достигается т&л, что устройство содерж1гг элемент ИЛИ, входы которого соединены с вьрсодами блока триггеров и первыми входами второго форм1фователя эквивалентов, а выход соединен со вто- рым входом блока управления, входы дво 1гчпо-десятичного шифратора соедтюны с выходами блока сравйения, а выходы со входами триггеров группы, выход второго форм1фователя двоичных эквивален- тов соединен со вторым входом двоичного вычитатоля, а второй вход - с выходом запоминающего блока двоичных эквивалентов. На чертеже представлена функциональная схема предлагаемого устройства. Устройство содержит шину 1 управления, блок 2 управления, переключатель 3 эквивалентов, запоминаквдий блок 4 экви валентов, первый формирователь 5 экви- валентов, блок 6 сравнения, двоично-десятичный шифратор 7, группу 8 триггеров, состоящую из четьфех триггеров 9, выходные шины 10, элемент ИЛИ 11, второй формирователь 12 эквивалентов, двоичный вычитатель 13, регистр 14 сдв га, входную шину 15. Шина 1 управления предназначена для автономного пуска устройства. Блок 2 . управления вырабатьгаает импульсы, необ ходимые для функционирования всего устройства. Переключатель 3 эквивалентов предназначен для выборки необходимого эквивалента из запоминающего блока 4. Запоминающий блок 4 -хранит j двоичных эквивалентов вида (0,1.,..0,01....1,10... по одному для каждого разряда, первый формирователь 5 двоичных эквивалентов формирует для каждого разряда двоичнодесятичного числа девять двоичных эквивалентов, блок 6 сравнения сравнивает содержимое регистра 14 сдвига с двоичным эквивалентом разрядов, двоично-десятичный шифратор 7 формирует код тетрады двоично-десятичного числа по признакам, поступающим из блока 6 сравнения группы- 8 триггеров, хранит код тетрады двоично-десятичного числа. Выходные шины Ю предназначены для выдачи результата преобразования, элемент ИЛИ 11 формирует сигнал для повторного пус ка блока 2 управления и считьгоания двоичного эквивалента j-го разряда на вто рой формирователь 12 двоичных эквивалентов. Регистр 14 сдвига сдвигает и хранит результаты вычислений. Входная шина 15 предназначена для записи двоич ного числа, подлежащего преобразованию Преобразование осуществляется nyravi определения двоичных эквивалентов, для которых справедливо неравенство С последующим определеннек разностей a Cj-D- V где А. - содержимое регистра 14 сдвига;Э; - эквивалент; j номер десятичного разряда; - десятичная цифра. Устройство работает следующим образом. По шине 1 поступает сигнал , который запускает блок 2 управления, вьфабатывающийсигналы,, необходимые для автономного функционирования устройства. Одновременно по входной шине 15 поступает преобразуемое двоичное число. Регистр 14 сдвига обеспечивает хранение и вьщачу на 3-й вход блока 5 сравнения исходного двоичного числа, а далее частичных разностей А j . На первый вход блока сравнения в каждом цикле подаются поочередно девять двоичных эквивалентов десятичных чисел вида Э.--Ъ.(1о--) Эти эквиваленты вырабатываются первым формирователям 5 эквивалентов. Выборку эквивалентов осуществляет блок 2 управления. В исходном положении блок 2 управления установлен на выборку максимального двоичного эквивалента. Затем возбуждаются шины меньших по величине эквивалентов.Последовательность вьщачи эквивалентов определяется значением К: для правильных дробей (-1, 2 ... 1 ), для целых чисел - ( 1 -„), ( 1 -2) ...О. Первый и второй формирователи 5 и 12 позволяют хранить в запоминающем устройстве 4 по одному двоичному эквиваленту на один десятичный разряд. Блок 6 сравнения возбуждает те выходы, для соответствующих двоичных эквивалентов которых справедливо неравенство А. . При этом сигналы, вырабатываемые блоксы 6 сравнения поступают на двоично-десятичный шифратор 7, который выбирает старший эквивалент и формирует тетраду преобразова1шого двоичного числа. Сформирова1шая тетрада поступает с двоично-десятичного шифратора 7 на блок 8 триггеров. В случае наличия единичного состояния хотя бы одного из триггеров 9 элемент ИЛИ запускает блок 2 управления, который вырабатьтает сигналы для повторного считывания того же дво гчного эквивалента из запоминающего устройства, поступающий на первый вход второго формирователя 12 эквивалегггов. Тетрада -) 1треобразиваиниго дйаитио-досяпппюго чнс па поступает но входы второго форки ювате ля 12 экв1гвалентов, вырабатывая дво1гчный эквивалеит тетргоды 3., Код прообразованиой тетарды снимается с шин 1О, а ее двоичный эквивалент .- поступает с выхода второго формирователя 12 на второй вход двоичного вьгчитателя 13. Так как блок сравнения вьфаботал сигнал, удовлетворяющий неравенству А 4),j , то операция вы читания двоичного эквивалента Э ;; из двоичного числа (далее из част1гчной раз ности А) возможна. Списанный процесс преобразования повторяется в последующих ( j - 1) циклах При этом в каждом цикле вьщеляется очередная тетрада. Число циклов преобра зования определяется точностью преобразованного двоично-десятичного числа. Таким образом, предлагаемое устройс во позволяет сократить число триггеров блока 8 триггеров с девяти до четьфех. Так как второй формирователь двоичных эквивалентов сразу формирует эквивалент преобразованной тетрады, то нет необходимости в формировании всех девяти двоичных эквивалентов, как нет необходимости и в блоке элементов И. Повторное считывание двоичных эквивалентов вида I/ 10 из запоминающего устройства позволяет при том же времени преобразования устранить линию задержки, с числом элементов, определяемых разрядностью двоичного эквивалента, считываемого из запоминающего устройства. Формула изобретения Устройство для преобразования двоичных чисел в двоично-десятичные, содер106жашоо блок упраилония, цсрвь и пх.)д к: торого соединен с lUHiroii ир.чтиюцяя, но- реключатель эквивалентов, вхид кл,(1ого соединен с первым выходогч блока управления, запоминающий блок эквивалоитов, вход которого соединен с выходом переключателя эквивалентов, первый и второй формирователи экв1талонтов, вход первого из которых соединен с выходом запоминаюшего блока эквивалентов, блок сравнения, первый вход которого соединен с выходом первого форм1фователя эквивалентов, а второй вход - со вторым выходом блока управления, группу триггеров, двоично-тдесятичный шифратор, двоичный вычитатель и регистр сдвига, вход которого соединен с выходом двоичного вычитателя, первый выход - с первым входом двоичного вычитателя, а второй выходс третьим входом блока сравнения, о тличающееся тем, что, с целью упрощения ycTpoiicTfea, она содержит элемент ИЛИ, входы которого соед1шены с выходами блока трз1ггеров и первыми входами второго формирователя эквивалентов, а выход соединен со вторым входом блока унравления, входы двоично-дес5ггично- го шифратора соедини1ы с выходами блока сравнения, а выходы - со входами триггеров группы, выход втброго формирователя двоичных эквивалентов соединен со вторым входом двоичного вычктателя, а второй вход - с выходом запоминающего блока дволнных эквивалентов. Источники информации, принятые во внимание при эксцертизе 1.Авторское свидетельство СССР NO 395831, кл. Q 06 F 5/02, 1971. 2.Авторюкое свидетельство СССР № 523406, кл. G Об F 5/О2, 1973.
