Устройство для вычисления элементарных функций Советский патент 1979 года по МПК G06F7/544 G06F17/10 

Изобретение относится к цифровой вы числительной технике и может быть использовано в составе цифровой вычислительной машины. Известно операционное устройство для вычисления элементарных функхдай последовательного действия с несколькими суммарными. Недостатком известного устройства является низкое быстродействие l . Наиболее близким техническим решением к данному является операционное устройство, содержащее комбинационный сумматор, соединённый выходом с первы входом первого Ъдвигателя, выход которого подключен ко входам регистров аргументов и к выходу устройства, причем первые выходы регистров аргументов под ключены к первому входу коммутатора, ко второму входу которого подключен выход приемного регистра, соединенного своим входом с выходом коммутатора пр емного регистра, первый вход которого соединен с- входом записи информации устройства, с третьим входом входного коммутатора, вход буферного регистра соединен с выходом коммутатора, а ход буферного регистра соединен с первым входом комбинационного сумматораПЗ. Недостатками известного устройства являю.тся ограниченные нкциональные возможности и низкое быстродействие. Целью изобретения является повышение быстродействия и расширение функциональных возможностей путем обеспечения вычисления векторных функций. Это достигается тем, что в устройство введен второй сдвигатель, соединенный первым входом с первым входом входного коммутатора, а выходом - со вторым входом комбинационного сумматора со вторым входом коммутатора буферного регистра, со вторы м входом коммутатора приемного регистра и со вторым входом первого сдвигате;:(я, второй и третий входы второго сдвигателя соединены соответстпонно с первой и второй управляющими ишна37ми устройства, вторые выходы,регистров аргументов и комбинационного сумматора подключены к шине знаковых разрядов устройства, кроме того, выход буферного регистра подключен к третьему входу ком мутатора приемного регистра. Устройство представлено на чертеже. Применяются обозначения: комбинационный сумматор 1, первый сдвигатель 2, регистры 3, 4, 5 аргументов, коммутатор 6 буферного регистра, входной коммутатор 7, приемный регистр 8, коммутатор 9 приемного регистра, первый вход 1О записи информации устрбйства, третий вход И входного коммутатора, второй сдвигатель 12, первая управляющая шина 13, вторая управляющая шина 14, буферный регистр 15, шина 16 знаковых разрядов, выход 17 устройства. Работу устройства рассмотрим на.прнмере вычисления полярных функций: 1. oC-oirct igr 2.R Полярные координаты вектора будем вычислять аппаратурным способом по алгоритму цифра за цифрой. . . Вычислительная процедура описывается следующей сводкой рекуррентных зависимостей:,- ч N iM-si.,,X,,.(1) л : oL . Q . 1ir с VM .r--b Ъм. (3) в приведенных выражениях представляет собой угловые константы, которые рассчитываюгся заранее и хранятся в запоминающем устройстве. Вычислительный процесс Х(эрактеризуется П-м количеством итераций ( i 1 -г И ), где .Y -количество разрядов в числе операционного устройства. Каждая итерация характеризует-поворот вектора на угол . При i 1 поворот вектора осуществляется на + 90 при 2 на 45 и т. д. Вектор каждый раз поворачивае.тся в таком направлении, чтобы V.- стремилось к нулю () при этом направление вращения определяется коэффициентом . . . Из приведенных выражений (1) - (3) видно, что для получения теигушйх коор. 3 . дииат необходимо к предыдущему нию прибавить или вычесть сдвинутое значение абсциссы или ординаты, а угловые Константы прибавляются (выч итаются) без сдвига. Упрак1ление же вычислительным процессом Осуществляется noi знаку у -. . Перед началом pa6ori i в регистр 3 записывается угол oLj-) 0; а в регкстрь1( 4 и 5 записываются прямоугольные координаты вектора К,У в маалтабе К,т.е. Х --Х/1 -, , , где маштабный коэффициент К рассчитывается заранее по следующей формуле К П () 1/2 1-2 В каждой итерации формулы для Х , i с(. вычисляются последовательно, при этом f ОДИН: из операндов К - - , 5 , ot-fr-f из своих регистров 5,4 и 3 переписываются в буферный регистр 15, а второй операнд поступает на вход сумматора через первый сдвигатель 12. С помощью этого функционального преобразователя формируются выражения ±.(. tX.,. Результат сложения (вычитания) записывается с выхода комбинационного сумматора через первый функциональный преобразователь без сдвига в соответствующий регистр X, У или А . Учитывая, что при вычислении J и используются их предыдущие значения, то одно из значений X пли 1- необходимо хранить в каком-либо регистре. Для этой цели в предлагаемом устройстве предусмотрена связь буферного регистра с приемным регистром. Таким образом, при вы--., числении Х{ второй операнд - . поступает на вход второго сдвигателя из регистра 4; при вычислений ) второй oneранд Xf- первоначально переписанный из регистра 15 в регистр 8, поступает на вход второго сдвигателя 12 из регистра 8; аналогично при вычислении сХ. второй операнд поступает на вход второго сдвигателя 12 с выхода регистра 8, куда он записывается из запоминающего устройства с использованием входа 10. Следует заметить, что если запоминающее устройстбо выполнено р, пнтегральном .исполнении-с потенц шльи1.1м представлением информации, то коигганTbJ могут непосредственно поггуинтг, ип входоперационного устройсгпп 7, что и

показано на чертеже. После выполнения И итераций в регист эе 5 %. будет модуль векп:)ра R

регистре ЗА.

rt.--arctg-|., х,о

.и

Из рассмотренного примера видно, что за время, равное 3 -fc удд выполняются две элементарные функции, где -t у время выполнения операции умножения, г.е. предложенная структура операционногс устройства обладает расширенными функциональными возможностями и позволяет повысить быстродействие обработки информации.

Связь второго с двигателя 12 с1 первым сдвйгателем 2 позволяет сэкономить оборудование и расширить функциональные возможности устройства путем выполнения операции типа, чтение, запись, еложение

одновременвычитание и т.п. с

ным умножением операнда на 2

Ф о

рмула изобретения

Устройство для вычисления элементарных функций, содержащее комбинационный сумматор, соединенный выходом с первым входом первого сдвигателя, выход которого подключен ко входам регистров и к выходу операционного устройства, причем первые выходы регистра аргументов подключены к первому входу коммутатора буферного регистра и к первому входу входного коммутатора, ко второму входу

которого подключен выход приемного регистра, соединенного своим входом с выходом коммутатора приемного регистра, первый вход которого соединен с входом записи информации устройства, с третьим входом входного коммутатора, вход буферного регистра соединен с выходом коммутатора буферного регистра, а выход буферного регистра соединен с первым входом .комбинационного сумматора, отличающееся тем, что, с целью повышения быстродействия и расширения функциональных возможностей путем обеспечения вычисления векторных функций, в устройство введен второй сдвигатель, соединенный йервым входом с выходом входного сумматора, а выходом - со вторым входом комбинационного сумматора, со вторым входом коммутатора приемного регистра, со вторым входом коммутатора буферного регистра и со вторым входом первого сдвигателя, второй и третий входы второго сдвигателя соединены соответственно с первой и второй управляющими шинами устройства, вторые выходы регистра аргументов и комбинационного сумматора подключены к игане знаковых разрядов устройства, кроме того, выход буферного регистра подключен к третьему входу коммутатора приемного регистра.

Источники информации, принятые во вниматше при экспертизе 1. Авторское свидетельство СССР

№ 478313, кл. G-06 F 15/20.

.2. 15:аган Б. М., ,Каневский М. М. Цифровые вычислительные машины и системы, М. Энергия, 1973, с. 325, рис. 512 (прототип).