Вычислительное устройство цифровой интегрирующей структуры Советский патент 1979 года по МПК G06J1/02 

(54) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ЦИФРОВОЙ ИНТЕГРИРУЮЩЕЙ СТРУКТУРЫ во, содержащее сумматор входных прира щений, входы которого соединены, соответственно, с первым входом устройства и с первым выходом узла масштабирования, выход сумматора входных прйращёТййй соединен с первым входом сумматора подынтегральной функции, второй вход которого соединен с выходом регистра подынтегральной функции первый вход которого соединен со вторШ«;йЫ5Го;й6й узла масштабированияГ вь1хЬд сумматора подынтегральной функций соединён с первым В54ОДОМ узла умнржения, второй вход которого соеКйнён со вторым входом уйтройства, .ВЫХОД узла умножения, соединен с пер вьм входом сумматора остатка интегра ла П второй вхЪд которого соёдйй ёй с выходом регистра остатка интеграла, выход сумматора остатка интгеграла соединен: со входом уэлй ваделён11Я вУ .ходных приращений, введены пересчет Е ый узел , УЗЛЫформирования сигнала :нЬ)мализацйи, два счетчика и ёлемёнт ИЛИ, выход которого соединён с пе:рвым выходом устройства, вхоД первого узла формирования сигнала нормализации соединен с выходом сумматора пбдынтег JPалЬ ной фун кЦйи, выхбды . сЬёйййгё1й , dOOTWetc-rseHHo, с «ервым входбм узла масштабирования и со вторым входом регистра подынтё57ральной функции, вХоД fifopotO.узла формирований сирнала нормализации соединен с выходом суммйторА остатка интеграла, выходы соединены, сротйётственно, do вторым входом узла масштабирования и с пер-BfcJM входом регистра остатка интеграла йходы яёрвогр счетчика соединены, со ответственно, с третьим входом устройс-гва и со вторым выходом узламас шт ьбирования, входы пересчетного узла соединены, соответственно, с первый входрм устройства, с третьим выходом узла масштабирования и с выходрм перврго счетчика, выходы оёрёсче ного узла подключены, сортветотвенно Кб втррому Вйходу устройства и к тре i-eeirty ВХОДУ узла масштабирования, - йхРда втОрРгр йЧётчика соединены соответственно со вторым входом и с четвертым выходом узла масштабирования, выход - подключен к чет вёртому входу узла масштабирования, BkддйЭлемента ИЛИ соединены с пятым выходомузла масштабирования, с первым выходом узла выделения выходных приращений и с выходом перврго счетчйка, третий вход регистра подынтегральной функции соедййё.н с третьи входом устройства, вторРй вход гиСтра остатка интеграла подключен к шестому выходу узла масштабированйя, пятый и шестой вХбды которозго соединены, соответственно, со вторым Btiko oM узла выделения выходных при.ращений и с Четвертым входом устройства, седьмой выход узла масштабирования подключен к третьему выходу устройства. Схема предлагаемого -вычислительного устройства представлена на чертеже и содержит сумматор 1 входных приращений, сумматор 2 подынтегральной функции, регистр 3 подынтегральной функций, узел 4 формирования сигнала нормализации, узел 5 умножения, сумматор 6 ортатка интеграла, регистр 7 Остатка интеграла, узел 8 формированйй сигнала нормализации, узел 9 выделения выходных приращений, счетчик .10, пересчетный узел 11, узел 12 масштабирования., счетчик 13, siieMeHT 14 iИЛИ, входы 15, 16, 17 устройства,; выход 113, 19, выходы 20,. 21 уст- ; ройства. Устройство работает следующим образов- . Перед началом вычислений со входа. 17 вводятря в двоичном коде начальные данньге мантиссы подынтегральнрй функций - в регистр 3 и двоичного порядка подынтегральной функции - в счетчик 10 ;;:.;/:.. :;.;-,; ; ..-. .. , ;. . . . После ввРда начальных данных во все выч-йрлитёльныё устройства ЦИр начйна етсй второй этап - зтап обмена масшта 6н6й информацией., в вычислительном устрРйстве ЦИС выполняется следующее основное масштабное соотношение: tnvj-fW,,v,, где m двоичйый порядок подынтеграль; ной функции; ш.., - двоичйый порядок приращения перемёнйой интегрирования; m „- двоичный порядок приращения ийтёграла, У . Нр так как на начальном этапе после ввода начальных данных значение AjtT О, то в этом случае для вычисли телыГого устройства ЦЙС основное масштабное соотношение примет вид: т . На этом этапе двоичный порядок подынтегральной функции считывается последовательным кодом со счетчика 10 . И npctynaeT на вход узла 11 и, как значение двоичного пОрядка приращений интеграла, через элемент 14 ИЛИ - на выход 21. В зависимости .-т структурнРй схемы решаемой задачи двричный порядок приращения интеграла-данного К-го вычислйтельнргр устройства поступает на вход 15 или 16 последующих вычислительных устройств ЦИС. Одновременно на входы 15 и 16 данного К-го вычислительного устройства поступают двоичные порядки приращений интегралов с выходов 21 предыдущих вычислительных устройств . Если ДВОИЧНЫЙ порядок приращения интеграла поступает на вход 16 данного вычислительного устройства, то он являетСй двоичным порядком приращения переменной интегрирования и заносится в счетчик 13,

Если же двоичные порядки прйращений интеграла поступают на вход 15, to они являются двоичными порядками приращений подынтегральной функции и поступают на вход узла 11, на вход которого одновременно поступает величина п (количество числовых разрядов регистра подынтегральной функции

В узле 11 происходит вычисление разности двоичных порядков подынтегр льной функции и приращения подынтегральной функции для определения величины сдвига приращения относительн разрядной сетки регистра 3 подынтегральной функции.

Полученная вели| ина сдвига для каждого входа заносится в соответствующий масштабный счетчик узла 11. Тогда при -величине сдвига, равной . нулю, входное приратцение будет суммироваться с младшим разрядом мантиссы подынтегральной функции.

После этапа обмена масштабной ийформацией выполняется третий этап - этап начального масштабирования. На этом этапе устанавливается заданный шаг решения, производится нормализация MaiHTHcc подынтегральной функции и отрабатываются в нуль порядки приращений переменной интегрирования, для того, чтобы можно бьшо выпрлнять арифметические операции так же, как и в вычислительном устройстве с фиксированной запятой. . ..,;

При выполнении этого этапа. 16 тех вычислительных устройств ЦЙС, на которые в соответствии CQ.структурной схемой задачи подается машинная переменная, поступает тй.,ф- -а при шаге решения ut 2 и. заносится; в счетчик 13. После этого узел мае-штабирования 12 включает алгоритм . автоматического масштабирования. В этом алгоритме можно выдел:ить 3 уровня. --:

На первом уровне отрабатьгёается в нуль порядок приращения переменной интегрирования. В этом случае узел 12. производит анализ поступающего из счетчика 13 значения. Если это значение больше нуля, а из узла 4 посту.пает сигнал о том, что мантисса под антегральной функции не нормалиэова;tja, то в соответствии с основным масштабным соотношением (1) узел 12 выдает управляющие -сигналы на входы .счетчика 10, регистра 3, счеТчика 13 и узла 11, при которых мантисса подынтегральной функции сдвигается влево на один разряд, порядок подынтегральной функции уменьшается на единицу, значения в узле 11 увеличиваются на единицу, а порядок приращения переменной интегрирования умен1 шаетСя на единицу. Все эти действия выполняются до тех пор, пока значение порядка приращения переменной интегрирования не станет равным нулю или пока из узла 4 не поступит сигнал, что .мантисса подынтегральной функции нормализована.

Если из узла 4 поступит сигнал о том, что мантисса подынтегральной функции нормализована, а значение порядка приращения переменной интегрирования будет все еще больше нуля, то узел масштабирования 12 выдаст управляющие сигналы на входы счетчика 13,

0 регистра 7 и через элемент ИЛИ на выход 21. При этом значение порядка приращения переменной интегрирования уменьшается на единицу, мантисса остатка интеграла сдвигается вправо на

5 один разряд и на выход 21 выдается + , которая свидетельствует об увеличении порядка приращения интеграла на единицу. Эта единица поступает с выхода 21 в соответствии со

0 структурной схемой задачи на входы узлов 11 или счетчиков 13 последующих вычислительных устройств. Все эти действиявыполняются до тех пор пока зйа чё;ние пЬрйдка Прирасцения пе5ременной интегрирования не станет равным нулю. .

Если же значение порядка приращения переменной интегрирования меньше нуля, то узел 12 производит анализ обратного

0 масштабного сигнала со входа 19. На вход 19 данно;го вычислительного устройства поступают масштабные сигналы с выходов 18 тех последующих вычислительных устройств, входу 15 которых соединена С выходом данного вы5числитёльнбгб устроЙсТва. Этот сигнал осуществляет контроль эа выходом приращения за кладаие разряды мантиссы подынтегральной функции. И если хотя бы 6 ОДНОМ из последующих уст0ройств, соединенных с данным, появится этот сигнал, то он поступит на вход 19 и на вход узла 1-2 данного устройства, - :

5

Если же масштабный сигнал на входе 19 отсутствует, из узла 8 поступает сигнал, что остаток интеграла не нормализован, а порядок приращения мень ше нуля, то узел 12 выдает управляю0щие сигналы на входы счетчика 13, регистра 7 и через элемент ИЛИ на выход 21. При этом значение порядка приращений переменной интегрирования увеличивается на еДИнИцу, мантисса остатка

5 интеграла сдвигается влево на один разряд и на выход 21 выдается -1 которая поступает йа входы узлов 11 или счетчиков 13 последующих вычислительных устройств. Все эти дей0ствия, выполнйются до тех пор,пока значение порядка приращения переменной интегрирования нестанет равным нулю или на выходе 19 не появится масштабный сигнал, или из узла 8 поступит сигнал о том,что мантИсса остатка .ин5теграла нормализована. Если из узла 8 поступает сигнал, о том, что мантисса остатка интеграла нормализована или на входе 19 появится масштабный сигнал, а значение порядка приращения будет все еще меньше руля, то узел 12 выдаст управляющие сигналы на входы счетчиков 10 и 13, регистра 3 и узла 11, При этом двоичный порядок подынтегральной функций увеличится на единицу, мантисса подынтегральной функции сдвигается на ОДи:н разряд вправо, значения в узле 11 умёнбшатся на единицу, а значение порядка приращения переменной интегрирования увеличится на единицу. Все эти действия повторяются до тех пор, пока значение порядка приращения пере менной интегрирования не станет равным нулю. После отработки в нуль порядка приращения переменной интегрирования выполняется второй уровень алгоритма автоматического масштабирования, на котором производится Нормализация мантисс пощлнтегральной функции. Узел 12 масштабирования производит анализ, значений масштабных счет чиков узла 13 и, если эти значения больше , а также узлы 4 и 8 выдают Ьигналы о том, что мантиссы подынтегральной функции и остатка интеграла не нормализованы, и на входе 19 отсут ствует обратный масштабный сигнал, узел 12 впадает управляющие сигналы в счетчик 10, регистры 3 и 7, в узел 11 ич:ерёз элемент 14 ИЛИ на выйод 21 При ЭТОМ мантиссы подынтегральной функции и остатка интеграла сдви- гаются на один разряд влево, значения порядка подынтегральной функции и порядка приращения интегралауменьшаются на. единицу, а значения в узле 11 увеличиваются..на единицу. Эти действий продолжаются-до тех пор, пока хот бы одно из вышеперечисленных условий перестанет выполняться. После этого проверяется выполнение условий первого уровня, т.к. при норм лизации значение порядка приращения переменной интегрирования может измениться, и, после выполнения условий Пёрво о ивторого уровня осуществляет йя переход к третьему уровню, длгоритма, на котором производится контроль эавыхсДбм приращения за старшие мантиссы подынтегральной функции в данном вычислительном устройстве и за мЛаДшие разряды в следующем В &т6М случае при наличии управляющего сигнала из узла 11 илИ при наличи обратного масштабного сигнала на входе 19 узел 12 выдает управляющие сигналы в счетчик 10, узел 11, регистры 3 и 7 и через элемент 14 ИЛИ на выход 21. При этом мантиссы подынтегральной функции и остатка Интеграла сдвигают ся на один разряд вправо, порядок под ынтегральной функции увеличивается н единицу,значения в узле 11 уменьшаются на единицу, а значение порядка приращения интеграла увеличивается на единицу, что осуществляется подачей на выход 21 значения , которая поступает либо в узел 11, либо в счетчик 13 последующих вычислительных устройств. Эти действия продолжаются до тех пор, пока исчезнут сигналы и из узла 11, и на входе 19. После выполнения третьего уровня алгоритма снова проверяется выполнение масштабных условий первого и второго уровня и, после выполнения масштабных условий на Ёсех уровнях, узел 12 выдает сигнал об окончании масштабирования на выход 20. После окончания масштабирования во всех вычислительных устройствах ЦИС начинается этап выполнения арифметических операций . На этом этапе одноразрядные приращения поступают со входа 15 на вход сумматора 1. Узел 12 производит подсчет количества сдвигов мантиссы и при совпадении количества сдвигов со значением масштабных счетчиков узла 11 выдает управляющий сигнал на вхоД сумматора 1, который разрешает суммирование соответствующих входных приращений, Сулфла приращений с выхода сумматора 1 поступает на вход сумматора 2, на другой вход которого поступает мантисса пбдынтегральной функции. Полученное нойое значение мантиссы подынтегральной функции с выхода сумматора 2 поступает на вход узла умножения 5 и через узел 4 на вход регистра 3. В узле 5 происходит умножение мантиссы пода1нтегральной функции на приращение переменной интегрирования, поступающее со входа 16 на вход узла 5. Полученное в результате умножения некван ованное приращение интеграла поступает на вход сумматора б, на второй вход которого поступает значение остатка интеграла предыдущего шага решения с выхода регистра 7. Полученная в сумматоре б сумма поступает в узел 9 и через узел 8 на вход регистра 7. Узел 9 производит квантование этой суммы и выделение выходных приращений через элемент 14 ИЛИ на выход 21. После выполнения математических операций производится контроль регист ра 3 подынтегральной- функции узлом 4 и, в случ;ае его переполнения, узел 4 выдает соответствующий сигнал в , узел 12, который выдает управляющие сигналы для отработки переполнения в счетчик 10,регистры 3 и 7, узел 11 и через элемент 14 ИЛИ на выход 21, При этом происходит сдвиг вправо на один разряд мантисс подынтегральной функции и остатка интеграла, уменьшение на единицу значений в узле-11 и увеличение на единицу.порядка подынтегральной функции и порядка приращения интеграла.

После обработки переполнения начинается этап масштабирования. На. этом этапе из узла 9 на вход узла 12 поступает сигнал, свилетельсхвующий либо о наличии, либо об отсутствии выходного приращения, полученного после выполнения математических операций. В случае, если поступаетсигнал об отсутствии выходного приращения,то это свидетельствует, о том, что значения мантисс подынтегральной функции и остатка интеграла не нормализованы и узел 12 включает алгоритм автоматического масштабирования, причем алгоритм включается сразу со второго уровня, на котором осуществляется нормализация, а далее работа алгоритма аналогична работе этого же алгоритма на этапе начального мастабирования , которая описана вьпие. осле окончания масштабирования узел 12 выдает сигнал на выход 20,

В случае же, если из узла 9 поступает сигнал о наличии выходного приращения, то изменение масштабных соотношений в данном вычислительном устройстве не происходит и узел 12 выдает на выход 20 сигнал об окончании масштабирования.

После проведения масштабирования во всех вычислительных устройствах, в которых отсутствовали выходные приращения, начинается снова этап выполнения арифметических операций, и далее этапы выполнения арифметичесих операций, обработки переполнения масштабирования повторяются.

. Формула изобретения

Вычислительное устройство цифровой интегрирующей структуры, содержащее сумматор входных приращений, входы которого соединены соответственно с первым входом устройства и с первым выходом узла масщтабирования, выход сумматора входных приращений соединен с первым входом сумматора подцлнтегральной функции, второй вход которого соединен с выходом регистра подынтегральной функции, пергвый вход которого соединен совторым выходом узла ,масштабирования, выход сумматора подынтегральной функции -соединен с первым входом узла умножения, второй вход которого соединен со вторым входом устройства, выход узла умножения соединен с первым .входом сумматора остатка интеграла, :второй вход которого соединен с выходом регистра остатка интеграла, выход сумматора остатка интеграла соединен со входом узла выделения выходных приращений, отличаюадеес я тем, что, с целью повышения.производительности и точности за автоматизации этапа масштабирования, в него введены пёресчетный узел, узлы формирования сигнала нормализации, 5 два счетчика и элемент ИЛИ, выход которого соединен с первым выходом устройства, вход первого узла форми.рования сигнала нормализации соеди.нен с выходом сумматора подынтегральfQ ной функции, выходы -. соединены соответственно с первым входом узла масштабирования и со вторым входом регистра подынтегральной функции, вход второго узла формирования сигнала нормализации соединен с выходом сумматора

15 остатка интеграла, выходы - соединены соответственно со вторым входом узла масштабирования и с первым входом регистра остатка интеграла, входы первого счетчика соединены ссответст0 вен.но с третьим входом устройства и со вторым выходом узла масштабирования, входы пересчетного узла соединены, соответственно с первым входом устройства, с третьим выходом уэла

5 масштабирования и с выходом перйого счетчика, выходы пересчетного узла подключены соответственно ко второму выходу устройства, и к третьему входу узла масштабирования, входы второго

0 счетчика соединены соответственно со вторым входом устройства и с четвертым выходом узла масштабирования, выход - подключен к четвертому входу узла масштабирования, входы элемента ИЛИ соединены с пятым выходом ;узла масштабирования, с первым выходом узла выделения выходных приращений и с выходом первого счетчика, третий вход регистра подынтегральной

0 функции соединен с третьим входом устройства, второй вход регистра остатка интеграла; подключенк шестому вглходу узла масштабирования, пятый и шестой входы которого соединены соответственно со вторым выходом узла выделения выходных приращений и с четвертым входом устройства,седьмой выход узла масаитабирования подключен . к третьему выходу устройства.

П Источники информации,

принятые во внимание при экспертизе

1.Авторское свидетельство СССР 551669, кл. G Об J 1/02, 1974.

2.Гузик В. Ф., Крюков Р. М.,

Зеников А. К. Вычислительное устрой5

ство параллельной цифровой интегрирующей машины. Сборник Цифровые модели и интегрирующие, структуры . Труды Межвузовской научной конферен ции по теории и принципам построения цифровых моделей и цифровых интегрирующих машин .. Таганрог , 1970, стр. 507 - 517 (прототип).

i iXi- :, -

:: Л A- ..v: |-- . ,,.-.,.-.-...,...,-,., .