Устройство для логарифмирования Советский патент 1980 года по МПК G06F5/02 

(54) УСТРОЙСТВО ДЛЯ ЛОГАРИФМИРОВАНИЯ соединен с третьим входом соответству ющего элемента И второй группы, выходы которых через первый элемент ИЛИ подключены к одному иэ входов сумматора, выход которого соединен с одним из входов второго элемента ИЛИ, а другой вход сумматора через второй элемент ИЛИ подключен к выходам блоков задания коэффициентов, вход каждого из которых соединен с выходом соответствующего элемента И первой группы. Недостаток известного устрой ства заключается в том, что вычисляемые значения логарифмов доя шестнадцатиразрядных двоичных- кодов чисел в ряде случаев от своих истинных значений отличаются с четвертого разряда g Целью изобретения является повышение точности функционирования устройства для логарифмирования двоичных чисел. Достигается это за счет того, что в устройство для логарифмирования, содержащее счетчик, первый регистр сдвига и первый триггер, первые входы которых соединены с установочным входом устройства, выходы первого регистра сдвига через дешифратор соеданены с первыми входами соответствующих элементов И первой и второй групп, информационный вход устройства через элемент НЕ соединен с первым входом первого элемента И, второй вход которого соединен с тактирующим входом устройства и первым входом второго элемента И, выход первого элемента И- через первый элемент ИЛИ соединен с вторым входом счетчика, первый распределитель, выход которого соединен .с вторым входом первого триггера, первый выход которого сое динен с вторыми входами элементов И первой группы и через первый элемент задержки g вторыми заходами элементов И второй группы и вторым входом второго элемента И, выход которого соединен с входсм блока регистров сдвига , выходы которого соединены с третьими входами соответствующих элемен тов И второй группы, выходы Которых через второй элемент ИЛИ соединены с первым входом сумматора, выходы элементов И первой группы через соот ветстзующие узлы задания коэффициентов группы соединены.с входами треть го элемента ИЛИ, выход которого средине с вторым входом сумматора, выход которого через четвертый элемент ИЛИ Соединен с выходом устройства, введены второй распределитель, второй регистр сдвига, второй триггер, два элемента ИЛИ, пять элементов И, элемент задержки, причем, первый вхо второго триггера соединен с устано вочным входом устройства, первый выход второго триггера соединен с третьим входом первого элемента И и пер :вымвходом третьего элемента И, второй выход второго триггера соединен с первым входом четвертого элемента И, информационный вход устройства соединен с вторым входом третьего элемента И и через четвертый элемент И с с первым входом второго регистра сдвига и вторым входсм первого регистра сдвига, выход третьего элемента И соединен с входами первого элемента ИЛИ, первого распределителя и через второй элемент задержки - с вторым входом второго триггера, группа выходов первого распределителя через пятый элемент ИЛИ соединена с третьим входом первого регистра сдвига, выход первого распределителя через последовательно соединенные второй распределитель и шестой элемент ИЛИ соединен с третьим входом счетчика и пеовым .входом пятого элемента и, выход счетчика через пятый элемент И соединен с входом четвертого элемента И, тактовый вход устройства соединен с первыми входами шестого и седьмого элементов И, первый и второй выходы первого триггера через шестой и седьмой элементы И соответственно соединены с вторым и третьим входами второго регистра сдвига, выход которого соединен с третьими входами элементов И первой группы. Предлагаемое устройство для логарифмирования двоичных чисел вычисляет значения логарифмов для шестнадцатиразрядных двоичных кодов чисел с максимальной гаиибкой, не превышающей двенадцатый разряд, и со статической ошибкой, не превышающей четырнадцатый разряд истинных значений логарифмов .. На чертеже приведена блок-схема устройства. Устройство содержит счетчик 1, распределитель 2 и 3, регистры 4 и 5 сдвига, при-этом регистр 5 может быть реверсивным, блок б регистров сдвига, группу узлов 7 задания коэффициентов, сумматор 8, дешифратор 9, триггеры 10 и 11, элементы ИЛИ 12-17, группу элементов И 18, группу элементов И 19, элементы И 20-26, элементы 27 и 28 задержки, элемент НЕ 29. Функционирование устройства осуществляется следующим образом. В исходном состоянии счетчик 1, регистр 4 и триггеры 10 и 11 находятся в нулевом состоянии. На информационный вход поступает двоичный код числа старшими разрядами вперед. Разрядные нулевые уровни, проходя через элементы НЕ 29, И 20 и ИЛИ 12 подсчитываются в счетчике 1, так как триггер 11 находится в нулевом состоянии. Первый разрядный единичный уровень, поступая через элементы VI 22 и ИЛИ 12, также подсчитывается в счетчике 1 и запускает распределитель 2, в результате этого в счетчике 1 окажется за:писанной характеристика искомого логарифма. Указанный разрядный единичный уровень на следующем такте через элемент 28 устанавливает триггер 11 в единичное состояние, вследствие че го блокируются элементы И 20, 22 и разблокируется элемент И 23. На последующих, четырех тактах на выходе элемента ИЛИ 16 образуется единичный уровень, который через элемент И 23 разрешает запись логических уровней последующих четырех разрядов двоичного кода. Вследствие этого на одном из выходов дешифратора 9 образуется единичный уровень, который поступа ет на один из элементов И 18 и на один из элементов И 19. При этом логические уровни указанных и последую щих разрядов двоичного кода через элемент И 23 записываются в регистр 5, так как триггерЮ находится в ну левом состоянии, и тактовые импульсы через элемент И 26 поступают на шину прямого хода регистра 5. В результат в регистре 5 формируется шестнадцати разрядный код, старшие разряды котор го совпадают с теми разрядами исходн го кода, которые являются последующими после первого старшего разряда. В младших разрядах сформированного в регистре 5 кода записываются нулевые уровни. На последующем такте после сформирования указанного кода с выхода последнего разряда распределителя 2 единичный уровень запускает распределитель 3 и переводит триггер 10 в единичное состояние. Вследствие этого тактирующие импульсы через элемент И 25 подаются к шине обратного хода регистра 5, в связи.с чем начинается реверс указанного регистра, и сформированный в нем код поступает на элементы И 18 первой группы младшими разрядами вперед. Одновременно единичный уровень триггера 10 разблокирует элементы И 18 и в результате код из регистра 5 через выбранный элемент И 18 поступает на вход соответствующего узла 7. Единичный уровень с триггера 10 через элемент 27, время задержки которого равняется времени формирования коэффициентов узлами 7, подается на элемент И 21, разрешая проход тактовых импульсов в регистры блока 6. Через выбранный элемент И 19 и элемент ИЛИ 13 информация с соответствующего регистра блока 6 подается в сумматор 8, куда через элемент ИЛИ 14 подается информация с выбранного узла 7. На выхо,де сумматора 8 образуется мантисса логарифма числа по следующей системе уравнений: 1,01100110010х + 0,00000000001 1,01010001101х + 0,000000010111 1,00111111011х + 0,000000111011 1,00101111000х + 0,000001101100 Уу 1,00100000010х + 0,000010100111 У 1,00010010111х + 0,000011101001 У l.OOOOOllOlOlx + 0,0001001100Л1 Уд х + 0,00000100100х + 0 000100111001 Уо х + 0,00001110110х + 0 000011100111 У(о х + 0,00011000010х-|-0 000010100100 У х +,0,00100001000,Х;+0 000001110000 5 + 0,00101001001x1+0 000001000111 х + 0,00il0000l0lx+0 000000101001 . х +0,00110111110х|+0 000000010100 х +0,00111110010хя-.0 000000000111 х +0,01000100011x|fO 000000000000 Первые члены уравнений у -у и пер вые два члена уравнений у -у„ формируются на выходах узлов 7, а вторые членыуравнений -у и третьи члены уравнений , записаны в.регистрах блока 6. При этом каждому узлу 7 соответствует один из регистров блока 6. С двадцать седьмого по сорок второй такты с выхода устройства снимает ся мантисса логарифма числа младшими разрядами вперед. С сорок четвертого по сорок седьмой такты на выходе элемента ИЛИ 17 образуются единичные уровни, которые выдают характеристику искомого логари(|ма из счетчика 1 через элемент И 24 к элемент ИЛИ 15 и считываются на выход устройства младшими разрядами вперед. В изобретении достигается повышение точности вычисления по сравнению с прототипом на четыре порядка, так как в известном устройстве вычисляемые значения логарифмов для шестнадцатиразрядных двоичных кодов чисел в ряде случаев от своих истинных значений отличаются с четвертого разряда, а в предложенном - с четырнадцатого. По предлагаемому изобретению разработан технический проект, утвержденный Минприбором СССР. Согласно плану Минприбора СССР предложенное устройство для логари(1 1ирования двоичных чисел впервые будет внедрено на предприятии НПО ЭЛВА в 19781979 гг. в составе микро-ЭВМ и перестраиваемой управляющей логической ашины. Экономический эффект, котоый может быть получен народным хозяйством в результате использования зобретения при серийном производсте указанных ЭВМ в год в количестве 100 штук каждая, составит около 5 тыс.руб. в год. Формула изобретения Устройство для логарифмирования, одержащее счетчик, первый регистр двига и первый триггер, первые вхоы которых соединены с установочным входом устройства, выходы первого регистра сдвига через дешифратор соединены с первыми входами соответствующих элементов И первой и второй групп, информационный вход устройства через элемент НЕ соединен с первым входом первого элемента И, второй вход которого соединен с тактирующим входом устройства и первым входом второго элемента И, выход первого элемента И через первый элемент ИЛИ соединен с вторым входом счетчика, первый распределитель, выход которого соединен с вторым входом первого триггера, первый выход которого соединен с вторыми входами элементов И первой группы и через первый. элемент задержки с вторыми входамй элементов И второй группы и вторым входом второго элемента И, выход которого соединен с входом блока регистров сдвига, выходы которого соединены с третьими входами соответствующих элементов И .второй группы,. выходы, которых через второй элемент ИЛИ соединены с первым входом сумматора, выходы элементов И первой груп пы через соответствующие узлы задани коэффициентов группы соединены с вхо дами третьего элемента ИЛИ, выход которого соединён с вторым входом сумматора, выход которого Через четвертый элемент ИЛИ соединен с выходом устройства,. о т л и ч а ю щ е е с я тем, что, с целью повышения точности в него введены второй распределитель второй регистр сдвига, второй триггер, два элемента ИЛИ, пять элементов И, элемент задержки, причем, пер вый вход второго триггера соединен с установочным входом устройства первый выход второго трйггерс1 соединен с третьим входом первого элемента И и первым вводом третьего элемента И, второй, выход второго триггера соединен с первым входом четвертого элемента И, информационный вход устройства соединен с вторым входом третьего элемента И и через четвертый элемент И с первым входом второго регистра сд1зига и вторым входом первого регистра сдвига, выход третьего элемента И соединен с входами первого элемента ИДИ, первого распределителя И через второй элемент задержки - с вторым входом второго триггера, группа выходов первого распределителя через пятый элемент ИЛИ соединена с третьим входом первого регистра сдвига, выход первого распределителя через посЛедойательно соединенные второй распределитель и шестой :элемент НПИ соединен с тр.етьим входом счетчика и .первым входом пятого элемента И, выход счетчика.через пятый элемент И соединен с входом четвертого элемента И, тактовый вход устройства соединен с первыми входами шестого и седьмого элементов И, первый и второй выходы первого триггера через шестой и седьмой элементы И соответственно соединены с вторым и третьим входами второго регистра сдвига, выход которого соединен с третьими входами элементов И первой группы. Источники информации, принятые во внимание при экспертизе 1,Авторское свидетельство СССР № 446054, кл. G 06 F 5/02, 1973. 2,Авторское свидетельство СССР № 523408, кл. G 06 F 5/02, 1974 (прототип) ..