Усилитель считывания на мдп-транзисторах Советский патент 1980 года по МПК G11C11/4091 G11C7/06 

Изобретение относится к вычислитель ной технике и может применяться в МПД-запоминаюших устройствах с прои; вольной выборкой информации ; динамического типа для усиления сигналов при считывании и восстановления информации Известны усилители считывания - регенерации, применяемых в МДП-ЗУПВ. динамического типа 1ЦзЗ. Общим недостатком известных усилителей является низкая чувствительность, что приводит к малой надежности усилителя. цель изобретения состоит в повышении надежности устройства. Поставленная цель достигается тем, что усилитель считывани1 регенерации на МДП-транзисторах, содержащий два переключающих транзистора, истоки которых соединены с шиной нулевого потенциала, сток первого переключающего тран .истора попключен к входу-выходу уси- /штеля и к затвору вторюго переключаю- .щего транзистора, а сток второго - к затвору первого, два нагрузочных транзистора, стоки которых подключены к щине питания, исток первого нагрузочного транзистора соединен со стоком первого переключающего транзистора/ исток второго - со стоком второго нагрузочного транзистора, балансный транзистор, ;jcток которого соединен с затвором одного из переключающих транзисторов, сток с затвором другого, а затвор- с шиной управления, введены дополнительный транзистор, управляемый конденсатор идве дополнительные шины управления, исток дополнительного транзистора соединен с затвором конденсатора и с затвором первого нагрузочного транзистора, сток - с входом-выходом усилителя, второй вывод управляемого конденсатора соединен с затвором Btopoго нагрузочного транзистора, а затвор дополнительного транзистора и второй вывод управляемого конденсатора подклн чены к соответствующим дополнительным шинам управления. Ma чертеже показан предлагаемый усн- лителЕ:, считыва1и1я. Усилитель содержит переключающие МДП-трапзисторы 1 и 2 в триггерном соединении, причем затвор транзистора 1 соединен со стоком транзистора 2, с истоком нагрузочного транзистора 3 и со стоком балансного транзистора 4, Затвор транзистора 2 соединен со стоком транзистора 1, с истоком балансного транзистора 4, с истоком нагрузочного транзистора 5, со стоком дополнительного транзистора 6 Истоки переключающих транзисторов 1 и 2 подключены к шине нулевого потенциала 7. Стоки нагрузочных транзисторов 3 и 5 соединены с шиной питания 8. Затвор балансного тран зистора 4 подсоединен с шине выбора кристалла 9. Затвор дополнительного транзистора 6 подключен к первой шине тактовых сигналов 10, а исток его к затвору управляемого конденсатора 11 и к затвору нагрузочного транзистора 5. Второй вывод конденсатора 11 присоединен ко второй шине тактовых сигналов 12 и к затвору нагрузочного транзистора 3. Ячейка памяти 13 соединена со входом-выходом усилителя 14. В цикле предварительного заряда открывается транзистор 4, и в плечах триггера устанавливаются одинаковые уровни напряжения, близкие к пороговому (пороговые напряжения транзисторов и конденсатора равны). Так транзистор 6 открыт в цикле предварительного заря- да, на затворе конденсатора 11 устанавливается пороговое напряжение, и режим его работы соответствует промежуточному между режимами малой и большо емкости. По окончании цикла предварительного заряда на шину Ф подается импульс, к торый открывает адресный транзистор ячейки памяти, и на вход-выход усилителя поступает приращение напряжения, зна которого определяется величиной уровня напряжения, записанного в ячейке. в ячейке хранится высокий уровень aanp жения, то на входе - выходе усилителя формируется положительное приращение напряжения, которое переводит конденсат 11 в режим большой емкости: если же в ячейке хранится низкий уровень напряжения, то приращение напряжений имеет отрицательный знак и конденсатор 11 пе водится в режим малой емкости. Приращение напряжения iia входе-выходе ус пителя вызывает исбо.чьшой разбаланс леч триггера. После окончания действия мпульса на шине .Ф транзистор 6 закрыается и отсекает конденсатор 11 от ольшой емкости разрядной линии, подклюенной ко ВХОДУ-ВЫХОДУ усилителя. С приходом тактового импульса на шину Ф ормируется окончательное состояние .. триггера и производится регенерация информации в ячейке. Если конденовтор 11 имеет большую емкость в момент импульса на шине Ф,, то на затворе транзистора 5 формируется высокий уровень напряжения, и на входе-выходе усилителя возбуждается уровень логической , который записывается в ячейку, т.е. восстанавливает информацию в ячейке. Если же конденсатор 11 в момент включения Фж имеет малую емкость, то транзистор 5 остается в закрытом состоянии, и в ячейку записывается уровень логического О. Порог чувствительности усилителя определяется крутизной характеристики конденсатора и может достигать нескольких единиц милливольт. Формула изобретения Усилитель считывания на МДП-транзисторах, содержаший два переключающих транзистора, истоки которых соединены с шиной нулевого потенциала, сток первого переключаюшего транзистора подключен к входу-выходу усилителя и к затвору второго переключаюшего транзистора, а Сток второго - к затвору первого, два нагрузочных транзистора, стоки которых подключены к шине питания, исток первого нагрузочного транзистора соединен со стоком первого переключающего транзистора, исток второго-СО стоком второго нагрузочного транзистора, балансный транзистор, исток которого соединен с затвором одного из переключающих транзисторов, сток - с затвором другого, а затвор- с шиной управления, отличающий- с я тем, что, с целью повышения надежности устройства, оно содержит дополнительный транзистор, управляемый конденсатор и две дополнительные шины управления, причем исток дополнительного Tpaii- зистора соединен с затвором управляемого конденсатора и с затвором первого нагрузочного транзистора, сток - со входом-выходом усилителя, вывод

управляемого конденсатора соединен с затвором второго нагрузочного транзистора, а затвор дополнительного транзистора и второй вывод управляемого конденсатора подключены к соответствующим дополнительным шинам управления.

Источники информации,

принятые во внимание при экспертизе

IEEE Journal of Soeidi-State Circuits, voe. sc-a, N5, р.зо

2,IEEE Journae of Soeid-Sto e Circuits, voe. sc- 7, N5. p. 338

3.Электроника, № 4, 1976, с. 48.

/3

г

12

-It3

L

I