Изобретение относится к запоминаю 1ЦИМ устройствам и может применяться в МПД-оперативных запоминающих устройствах на-однотранзисторных яче как памяти для усиления сигналов при считывании и восстановлении информации. Известен усилитель, .который состоит из триггера с тактируемыми нагрузочньали транзисторами и транзистором, coeдиняюt и плечи триггера в режиме предварительного заряда р. Недостатком этого усилителя является большая статическая мощность в режиме восстановления информации в ячейках памяти накопителя. Наиболее близким техническим решением к изобретению является усилитель считывания с регенерацией, состоящий -рз триггера, образованного переключающими транзисторами и нагрузочными транзисторами, подключае мого к шине нулевого потенциала с помощью транзисторов нулевого потенциала, регенеративных транзисторов и транзисторов для предварительного заряда истока переключающих тра11зисторов до уровня опорного .напряжения 2. В этом усилителе открытое плечо триггера в момент регенерации потреб-п яет статическую мощность, что ограничивает использование такого усилителя в оперативных запоминающих устройствах большой информационной емкости. Цель изобретения - уменьшение моцности, потр ебляемой усилителем при регенерации. Поставленная цель достигается тем, что в усилитель считывания с регенерацией на МПД-транзисторах, содержащий переключающие транзисторы, истоки которых соединены со стоками ключевых транзисторов и с иcтoкa в транзистора предварительного заряда, сток которого подключен к шине опорного напряжения, затворы и стоки переключающих транзисторов соединены с истоками передающих транзисторов, стоки которых объединены с истоками регенеративных транзисторов и являются разрядными входами усилителя, истоки ключевых транзисторов подключены к шине нулевого потенциала, а затворы ключевых передающих и регенеративных транзисторов и транзисторов предварительного заряда являются одними из входов тактовых сигналов усилителя, введены конденсаторы, одни выводы которых подключены соответственно к стокам регенера- тивных тра нзисторов, а другие объединены и являются другим входом тактовых сигналов усилителя.
На фиг, 1 изображен усилитель считывания с регенерацией на МДПтранзисторах/ на фиг. 2 - времен,ные диаграммы работы усилителя.
В усилителепереключающие транзисторы 1 и 2 образуют триггер, при этом затвор транзистора 1 соединен со стоком транзистора 2, а затвор транзистора 2 - со стоком транзистора 1. Истоки транзисторов 1 и 2 объединены со стоками ключевых транзисторов 3 и 4 и с истоком транзистора 5 предварительного заряда. К стокам транзисторов-1 и 2 подключены также истоки передающих транзисторов б и 7, стоки которых подключены к разряд;-ым йХ1.)дам 8 и 9 усилителя соответственно, к которым также присоед1;ие.:{ы истоки регенеративных транзисторов 10 и 11. .Затворы транзисторов 6 II 7 объединены и являются первым вхолом 12 тактовых сигналов усилителЯу затвор транзистора 5 является вторым входом 13 тактовых сигналоЕ усилителя, сток этого транзистора подключггн к шине 14 опорного напряжения. Затворы транзисторов 3 и 4 являются третьим 15 и четвертым 16 входам тактовых сигналов . усилителя, а истоки транзисторов подключены к шине 17 нулевого потенциала. Затворы транзисторов 10 и 11 соединены и являются пятим входом 18 тактовых сигналов усилителя, стоки этих транзисторов соединены с одним из выводов конденсаторов 19 и 20, другие . вывод которых объединены и являются шестым входом 21 тактовых сигналов усилит е,пя.
Усилитель считывания с регенерацией работает следую цим образом,
В цикле предварительного заряда на входе 13 форглируется высокий уровень напряжения,разрядные входы 8 и 9 и истоки транзисторов 1 и 2 заряжаются до уровня опорного напряжения.
По окончании цк чла предварительного заряда усилитель переходит в режим считывания. При этом на разрядном входе, подключенном к выбранной ячейке накопителя, формируется положительное или отрицательное приращение в зависимости от вида считываемой с ячейки информации, в то время как на невыбранном разрядном входе сохраняется уровень напряжения, равный опорному. Это приращение вызывает разбаланс плеч триггера, и после включения транзисторов 3 и 4 триггер начинает устанавливаться в требуемое состояние. Окончательная установка триггера и регенерация информации происходит после подачи тактовых сигналов на входы 18 и 21.
При подаче сигнала на вход 18 в цикле считывания транзисто хл 10 и 11 открываются,и с приходом тактового импульса на вход 21 происходит подзаряд разрядного входа, находящегося под высоким уровнем напряжения. .При .этом приращение напряжения « разрядном входе определяется емкостным делителем, образованным конденса тором 19 или 20 и паразитной емкостью разрядного входа, а также напряжением логической 1 тактового сигнала, подаваемого на вход 18. Таким Образом, регенерируемый уровень напряжения логической 1 в выбранной ячейке равен ,,-, где , - опорный уровень напряжения; дирд- приращение напряжения на разрядном входе после подачи импульса на вход 21.
Предлагаемый усилитель не потребляет статической мощности, так как открытое плечо триггера снимает приращение напряжения AUp/y в этом плече с помадью шины нулевого потенциала.
Приращение напряжения CkUpA может быть существенно повышено за счет подачи тактового сигнала на вход 18 с амплитудой, большей напряжения питания Ef. Это вполне достижимо при использовании совпеменных схемотехнических методов.
Таким образом, описанный усилитель потребляет лишь динаг шческую мощность что исключает его перегрузки в процессе работы.
Формула изобретения
Усилитель считывания с регенерацией на МДП-транзисторах, содержащий переключающие транзисторы, истоки которых соединены со стоками ключевых транзисторов и с истоками транзистора предварительного заряда, сток которого подключен к шине опорного напряжения, затворы и истоки переключающих транзисторов соединены с истоками передающих транзисторов, стоки которых объединены с истоками регенеративных транзисторов и являются разрядными входами усилителя, истоки ключевых транзисторов соединены с нулевого потенциала, а затворы ключевых передающих и регенеративных транзисторов и транзисторов предварительного заряда являются одними из входов -тактовых сигналов усилите;ля, отличаю щийс я тем, что, с целью уменьшения мощности, потребляемой усилителем, он содержит конденсаторы, одни выводы которых подключены соответственно к стокам регенеративных транзисторов, а другие объединены и являются другим входом тактовых сигналов усилителя. Источники информации, принятые во внимание при экспертизе.
1.Электроника, 19, 1973, с.48.
2.ОБЕ Б Лп ternat iona 1 SSC Confe-. rence, 1978, p.148 (прототип).:
название | год | авторы | номер документа |
---|---|---|---|
Усилитель считывания на мдп-транзисторах | 1978 |
|
SU721852A1 |
Усилитель считывания для матрицы однотранзисторных запоминающих элементов | 1976 |
|
SU661605A1 |
Усилитель считывания | 1982 |
|
SU1084889A1 |
Накопитель для запоминающего устройства | 1980 |
|
SU940238A1 |
Постоянное запоминающее устройство | 1986 |
|
SU1388950A1 |
Усилитель считывания | 1980 |
|
SU928406A1 |
Формирователь выходного сигнала на МДП-транзисторах | 1986 |
|
SU1338055A1 |
Усилитель считывания | 1981 |
|
SU970461A1 |
Генератор напряжения смещения подложки в мдп-интегральных схемах | 1978 |
|
SU764097A1 |
Усилитель считывания | 1983 |
|
SU1134965A1 |
Авторы
Даты
1981-05-15—Публикация
1979-08-23—Подача