Устройство для контроля принимаемой информации Советский патент 1980 года по МПК G06F11/08 

Изобретение относится к области .вычислительной техники, в частности к устройствам для контроля информации в вычислительных мгшинах. Известны устройства для кЬнтроля передачи информации в универсальных вычислительных машинах Единой системы (ЕС-ЭВМ), содержание п узлов свер ток по мйдулю два, выходы которых соединены с узлом сравнения, выход которого соединен с выходом устройства 1),2 и 3.Недостатком данны устройств является невозможность обнаружения ошибки кратности 2 в байте, так как контроль по модулю два осуществляется побайтно и, следовательно, при появлении (пропадании) разрядов в байте кратности 2 схема свертки формирует верный конт рольный разряд. Наиболее близким техническим решением к изобретению является устройство для контроля принимаемой информации, содержавшее п-байтный передаюьшй регистр, выход)ы которого пoдкJГoчeны ко входам п-байтного, при емного регистра и ко входам п узлов свертки по модулю два передающего регистра, выхода которых подключены к первым входам узла сравнения, вторые вхо.ды которого подключены к выходам п узлов свертки по модулю два приемного регистра, входы которых подключены к выходгш п-байтного приемного регистра, а выход узла сравнения соединен с выходом устройства. Недостатком этого устройства явлйется невозможность обнаружения ошибки кратности 2 в байте. Целью изобретения является повышение эффективности контроля. Поставленная цель достигается тем, что в устройство для контроля принимаемой информации г содержащее п-байтный передающий регистр, п-байтный приемный регистр, 2п блоков свертки по модулю два и блок сравнения, причем выходы п-байтного передающего регистра соединены с соответствующими входами п-байтного приемного регистра, выходы п-байтного приемного регистра соединены с соответствующими входами первых п блоков свертки по гжэдулю два, выходы которых соединены с первым входом блока сравнения, выхода п-байтнрго передающего регистра соединены с соответствующими входами остальных п блоков свертки по модулю два, выходы которых соединены со вторьм входом блока сравнения, а выход блока сравнения является выходом устройства, введены 2т дополнительных блоков свертки по модулю два причем выходы i-ro разряда всех байтов передающего регистра соединены с соответствующими входами i-ro 1азряда первых m дополнительных блоков свертки по модулю два, выходы которого соединены с третьим входом блока сравнения. Выходы j-ro разряда всех байтов приемного регистра соединены с соответствующими входами j-ro дополнительного разряда остальных m дополнительных блоков свертки по модулю два, выходы которых соединены с четвертым входом блока сравнения. Устройство для контроля принимаемой информации представлено на чер теже. Оно содержит п-байтный передаю1дий регистр 1, п-байтный приемный регист 2, блоки свертки по модулю два блоки свертки по модулю два 4 -4,, дополнительные блоки свертки по модулю два 5 5j, дополнительные блоки свертки по модулю два б ri 7 сравнения. Передающий 1 и приемный 2 регист ры содержат п-байтных регистров 8 Каждый байт включает восемь информационных разрядов, С целью контроля передачи информации каждый байт информации регистра 1 сворачивается соответствующим блоком (.) сверт ки по модулю два, который формирует контрольный разряд в соответствии с содержимым регистра 1. После завер шения передачи информации в регистр 2 содержимое этого регистра сворачивается соответству1р1йим блоком (,) свертки по модулю два, которые формируют контрольные разряды байтов в соответствии с содержимым принятой информации в регистр 2, Далее значение соответствуюищх байтов контрольных разрядов сравнивают ся блоком 7 сравнения и, если они не равны, то на выходе блока 7 срав нения вырабатывается сигнал сбоя при передаче информации. Побайтный конт роль при передаче информации позволя ет обнаруживать 100% одиночных ошибок и не обнаруживает ошибок кратности 2 в байте. С целью обнаружения ощибок кратности 2 предлагаемое устройство дополнительно содержит . блоки свертки 5 5 и 6 Yn ° моду лю два и регистров 1 и 2. Рассмотрим работу устройства на примере, когда в этом случае на входа блока свертки 5 пбдклгочены нулевые разряды всех п байтов ре гистра 1, ко входам блока свертки 5 первые разряхол всех п байтов регистра 1. и т.д., а ко входам, блока свертки 5g подключены седьмые разряды всех байтов регистра 1, В таком же соответствии, как и выходы передающего регистра 1, подключены к блокам свертки , подключаются ко входам блоков свертки (1 выходы регистра 2. Одноименные выходы блоков свертки 5 и 6 регистров 1 и 2 сравниваются в блоке 7-сравнения и, таким образом, любое пропадание (появление) двух разрядов в любомиз байтов передаваемого сообщения вызывает несовпадение результатов сравнения m блоков 5 и 6. Пропадание (появление) двух битов, находящихся в .различных байтах передаваемого сообщения, обнаруживается при изменении контрольных разрядов п блоков свертки 3 и 4. Таким образом, подключение дополнительных блоков свертки 5 и 6 регистров 1 и 2 позволяют обнаруживать 100% двухкратных ошибок. Кроме того, устройство осуществляет контроль по модулю 2 как каждого байта, так и между байтами передаваемого сообщения, что увеличивает глубину контроля трактов передачи информации. Формула изобретения Устройство для контроля принимаемой информации, содержащее п-байтный передающий реги.стр, rt- байтный приемный регистр, 2п блоков свертки, по модулю два и блок сравнения, при,чем выходь п-байтного передающего регистра соединены с соответствующими входами п-байтного приемного регистра, выходы п-байтного приемного регистра соединены с соответствующими входами первых п блоков свертки по модулю два, выходы которых соединены с первым входом.блока сравнения, выходы п-байтного передающего регистра соединены с соответствующими входами остальных п блокбв свертки по модулю два, выходы которых соединены со вторым входом блока сравнения, выход блока сравнения является выходом устройства, отличающееся тем, что, с целью повышения эффективности контроля, в устройство введены 2т дополнительных, блоков свертки по модулю два, причем выходы i-ro разряда всех байтов.передающего регистра соединены с соответствующими входами i-ro разряда первых m дополнительных бло.ков свертки по модулю два, выходы которого соединены с третьим входом блока сравнения, выходы j-ro разряда всех байтов приемного регистра соединены с соответствующими входами j-ro дополнительного разряда остальных m дополнительных блоков свертки по модулю два, выходаг которых сое,цинены с четвертым входом блока сравнения.

Источники информации, принятые во внимание при экспертизе

1. Принципа работы системы IBM/370. Под. :ред. Райкова Л. Д., м., Мир, 1975, с. 331.

2. Каналы ввода-вывода ЭВМ EC-i020, Под ред. Ларионова Л. М., М., Статистика, 1975, с. 207-208. I 3. Авторское свидетельство СССР 445045, кл. G 06 F 11/08, 27.03.72 (прототип).