Устройство для считывания информации из блоков памяти Советский патент 1980 года по МПК G11C7/00 

(54) УСТРОЙСТВО ДЛЯ СЧИТЫВАНИЯ ИНФОРМАЦИИ ИЗ БЛОКА ПАМЯТИ

I

Изобретение относится к запоминающий устройствам, в частности к постоянным запоминающим устройствам, и может быть испЪльзовано в вычислительной технике и автоматике.

Известно долговременное запоминающее устройство, содержащее запоминающие трансформаторы, выходные обмотки которых подключены ко входам усилителей считывания; выходы усилителей соединены с регистром числа. Устройство содержит элементы совпадения и токЬзадающие элементы по числу разрядов, токозадающие элементы соединены со входами усилителей считывания. Устройство содержит также формирователь синхроимпульсов. Описанное включеиие токозадающих элементов повышает быстродействие устройства, однако это сопровождается увеличением оборудования 1.

Наиболее близким по технической сущности к изобретению является устройство для считывания информации из блоков па мяти, содержащее прощитые числовыми проводами запоминающие трансформаторы, одни крицы обмоток считывания которых подключены к коллекторам первых, базам вторых транзисторов, другие - к эмиттерам транзисторов и шине нулевого потенциала. Коллекторы транзисторов усилителей считывания соединены со входами триггеров регистра числа, выходы которых соединены с базами соответствующих транзисторов усилителей считывания.

К недостаткам устройства следует отнести наличие дополнительного оборудования - управляющих транзисторов 2.

Целью изобретения является упрощение устройства.

Поставленная цель достигается тем, что в устройстве для считывания информации из блока памяти, содержащем усилители считывания, каждый из которых выполнен на транзисторе, база которого подключена к соответствующему выходу блока памяти, а коллектор - ко входу соответствующего триггера регистра числа и через резистор - к источнику напряжения, установочные входы триггеров регистра числа соединены с шиной сброса, единичные выходы триггеров регистра числа подключены к эмиттерам транзисторов.

На фиг. 1 приведена схема запоминающего устройства; на фиг. 2 - временная диаграмма основных сигналов.

Устройство содержит в блоке памяти rv индуктивных запоминающих элементов 1, ирощитых кодовыми проводами 2 по принципу «прошито - не прошито. В качестве примера показана прошивка кодовым пройодом 2 кода 10...1. Обмотки 3 считывания запоминающих элементов I подключены к базам, транзисторов 4 усилителей считывания. Коллекторы транзисторов 4 соединены со входами 5 триггеров 6, стробируемые входы 7 которых Подключены к шине 8, а установочные входы 9 подключены к шине 10, Единичные выходы 11 с триггеров 6 в каждом разряде соединены с эмиттерами транзисторов 4.

Устройство работает следующим образом.

По шине 10 на установочные входы 9 поступает сигнал 12, устанавливающий во всех п разрядах триггеры 6 в нулевое состояние. При этом на единичных выходах 1 триггеров 6 устанавливаются низкие (нулевые) уровни напряжения, этим эмиттеры транзисторов 4 подключаются практически к нулевому потенциалу и разрещено последующее срабатывание транзисторов 4. При подаче импульса 13 тока опроса ionp по кодовому проводу 2 в обмотках 3 считывания тех разрядов, в которых прошиты единицы, индуктируются сигналы 14, открывающие транзисторы 4, при этом на нх коллекторах устанавливаются сигналы 15, переводящие совместно со стробирующим сигналом, действующим на шине 8, триггеры 6 в единичное состояние. В тех разрядах, в которых сигнал 14 отсутствует, триггеры 6 остаются в нулевом состоянии. После перехода триггера 6 в единичное состояние на его единичном выходе П устанавливается высоки уровень напряжения. При этом высоки1и

уровнем на выходе 11 транзистор 4 смещен в обратном направлении, и сигнал 15 на коллекторе транзистора 4 прекращается. В каждом разряде триггер 6 срабатывает в течение различных промежутков времени,

определяемых разбросом параметров, конкретных элементов, поэтому, если закрывание транзистора 4 произошло раньше, чем окончился импульс 13 тока опроса, на базе транзистора 4 наблюдается выброс 16. Однако этот выброс не вызывает срабатывание транзистора 4, поскольку он заперт смещением в эмиттер.

По сравнению с устройством-прототипом в данном устройстве достигнуто уменьшение аппаратурных затрат, благодаря исключению управляющих транзисторов в каждом разряде.

Формула изобретения

Устройство для считывания информации из блока памяти, содержащее усилители считывания, каждый из которых выполнен на транзисторе, база которого подключена к соответствующему выходу блока памяти,

а коллектор - ко входу соответствующего триггера регистра числа и через резистор - к источнику напряжения, установочные входы триггеров регистра числа соединены с шиной сброса, отличающееся , что, с целью упрощения устройства, в нем единичные

выходы триггеров регистра .числа подключены к эмиттерам транзисторов.

Источники информации, принятые во внимание при экспертизе

2.Авторское свидетельство СССР по заявке № 2545393/24, кл. G 11 С 7/00, 21.11.77 (прототип).