Интегратор импульсов Советский патент 1980 года по МПК G06G7/18 

(54) ИНТЕГРАТОР ИМПУЛЬСОВ

1

Изобретение относится к автоматике и вычислительной технике и может быть использовано для воспроизведения амплитуды плавно изменяющихся процессов, информация о которых передается методом приращений.

Для воспроизведения амплитуды плавно изменяющихся процессов в системах с.цифровой обработкой информации используются интеграторы импульсов. Известен интегратор, содержащий генератор импульсов, управляемый делитель частоты, блок управления, измеритель рассогласования, компенсатор фазовой ощибки, счетчик и соответствующие связи 1.

Недостаток данного интегратора - трудность восстановления информации при сбое счетчика (интегрирующего узла) в период между юстировочными импульсами без повторения цикла интегрирования.

Известен интегратор импульсов, который содержит в общем случае корректор частоты, корректор фазы, интегрирующий узел и соответствующие связи 2.

Данный интегратор импульсов также не позволяет восстанавливать информацию

при сбое интегрирующего узла без повторения цикла интегрирования (периода изменения процесса).

Известен интегратор импульсов, который содержит элемент ИЛИ, генератор импуль. сов, формирователь одиночного импульса, счетчик (интегрирующий узел), преобразователь «код-напряжение, сравнивающее пороговое устройство, инерционную ячейку памяти и ключ 3.

Данный интегратор позволяет восстанавливать информацию при сбое интегрирующего узла в интервале между входными импульсами (без повторения цикла интегрирования).

j После устранения последствий сбоя возможно дальнейщее интегрирование импульсов. Однако непосредственное использование данного интегратора для воспроизведения амплитуды плавно изменяющихся циклических процессов в структуре выщеука20 занных интеграторов импульсов нецелесообразно из-за наличия юстировочных импульсов, приход каждого из которых воспринимается данным устройством как сбой интегрирующего узла. Из известных интеграторов наиболее бл}1зким по технической сущности и достигаемиму результату является интегратор импульсов, содержащий управляемый делитель частоты, первым и вторым входом соединенный с выходами генератора импульсов и блока управления соответственно, а выходом - с первым входом компенсатора фазовой ошибки, второй и третий входы которого подключены к выходу генератора импульсов и измерителя рассогласования, а выход соединен с первым входом счетчика, второй вход которого является входом юстировочных импульсов, первые входы измерителя рассогласования и блока коррекции являются входами азимутных импульсов, вторые соединены с выходами управляемого делителя частоты и блока управления соответственно, третий вход блока коррекции подк. к выходу генератора импу.тьсов, а выход соединен с первым входом блока управления, второй вход которого соединен С ВЫХОДОМ измерителя рассогласования 4. При передаче плавно изменяющегося процесса методом приращений по каналу связи передается последовательность импульсов, следующих через равные амплитудные интервалы и юстировочный импульс. Интегратор осуществляет экстраполяцию точного амплитудного значения информационного п.роцесса на интервале входных имиульсов. Недостаток интегратора - трудность восс1анов.;ения информации при сбое счетчика в интервале входных импульсов (без повторения цикла интегрирования). Так, при воспроизведении амплитуды плавно изменяю цегося процесса в период между соседними юстировочными импульсами (соответствующего циклу изменения) восстановлепие инфор.мации при сбое счетчика возможно то,.:ько при поступлении юстировочного импульса и .повторном восстановлении цикла, что не всегда допустимо при цифровой обработке инфор.мации из-за значительных временных и прогр-а.ммных затрат. Цель изобретения - повышение достоверности путем восстановления инфор.мации при сбое счетчика. Поставленная цель достигается тем, что, в интегратор, содержащий управляемый делитель частоты, первым и вторым входа.ми соединенный с выходами генератора импульсов и б.юка управления соответственно, первый и второй входы которого подключены соответственно к выходам блока коррекции и измерителя рассогласования, первые входы которых являются входами импульсов приращения интегратора, а вторые входы соединены с выходом блока управления и управляемого делителя частоты соответственно, третий вход блока коррекции подключен к выходу генератора импульсов, выход управляемого делителя часготы соединен с первым входом компепсатора фазовой ошибки, второй вход которого подключен к выходу измерителя рассогласования, первый вход счетчика является входом юстировочных импульсов интегратора, введены элемент задержки, первый и второй элементы И, первый и второй элементы ИЛИ, триггер, дешифратор и генератор одиночных импульсов, вход которого соединен с первым выходом дешифратора, выход генератора одиночных импульсов подключен к первому входу первого элемента ИЛИ, второй вход которого .соединен с выходом первого элемента И, а выход подключен к первому входу второго элемента И, второй вход которого соединен с выходом триггера, выход второго элемента И подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с первым выходом компенсатора фазовЬй ошибки, а выход подключен ко второму входу счетчика, выход которого соединен с первым входом дешифратора, второй вход которого подключен второму выходу компенсатора фазовой ощибки, второй выход соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, первый вход триггера подключен ко входу юстировочных импульсов интегратора, а второй соединен с выходом элемента задержки, вход которого соединен с первым выходом компенсатора фазовой ошибки. Введение новых признаков обеспечивает повышение достоверности, так как достигается восстановление информации при сбое счетчика в интервале входных импульсов приращений без повторения цикла интегрирования. На чертеже представлена структурная схема интегратора импульса. Интегратор импульсов содержит блок 1 коррекции, управляемый делитель 2 частоты, блок 3 управления, измеритель 4 рассогласования, генератор 5 импульсов, компенсатор 6 фазовой ощибки, элемент 7 ИЛИ, счетчик 8, элемент 9 И, элемент 10 ИЛИ, генератор 11 одиночных импульсов, элемент 12 задержки, триггер 13, дешифратор 14, элемент 15 И, первые входы блока 1 коррекции и издмерителя 4 рассогласования соединены с входом 16 импульсов приращений, первые входы счетчика 8 и триггера 13 соединены с входом 17 юстировочных импульсов, выход счетчика 8 является выходом 18 устройства и соединен с первым входом дешифратора 14 состояния, второй и третий входы блока 1 коррекции соединены с выХОДОМ блока 3 управления и генератора 5 импульсов соответственно, а выход подключен к первому входу блока 3 управления, первый и второй входы управляе.мого делителя 2 частоты соединены с выходом генератора 5 импульсов и блока 3 управления соотзегстаенно, а выход подключен к первому входу компенсатора 6 фазовой ошибки и второму входу измерителя 4 рассогласования, выход которого соединен со вторыми входами блока 3 управления и компенсатора б фазовой ошибки, первый выход которого соединен с входом элемента 12 задержки, первый и второй входы элемента 7 ИЛИ соединены с выходом элемента 15 И и первым выходом компенсатора б фазовой ошибки соответственно, а выход подключен ко второму входу счетчика 8, первый и второй входы элемента 10 ИЛИ соединены с выходами генератора 11 одиночных импульсов и элемента 9 И соответственно, вход генератора 11 одиночных импульсов соединен с первым выходом дешифратора 14 состояния, второй вход которого подключен ко второму выходу компенсатора б фазовой ошибки, а второй выход соединен с первым входом элемента 9 И, второй вход которого подключен к выходу генератора 5 импульсов, выход элемента 12 задержки соединен со вторым входом триггера 13, первый и второй входы элемента 15 И соединены с выходами элемента 10 ИЛИ и триггера 13 соответственно.

Интегратор импульсов работает следующим образом.

При передаче амплитуды плавно изменяющихся процессов методом равных приращений по каналу связи передается последовательность импульсов и юстировочный импульс. Интегратор осуществляет экстраполяцию точного амплитудного значения на интервале входных импульсов, используя инерционные свойства изменяющегося процесса. Входные импульсы (частота их поступления) умножаются на целое, наперед заданное число таким образом, что на выходе управляемого делителя 2 частоты формируются импульсы повыщенной частоты ИПЧ, равномерно расположенные внутри дискрета входных импульсов. ИПЧ через компенсатор б фазовой ошибки и второй элемент 7 ИЛИ подсчитываются счетчиком 8, выходные разряды которого образуют параллельный двоичный код амплитуды изменяющегося процесса. При изменении периода входных импульсов изменяется количество ИПЧ с выхода управляемого делителя 2 частоты, что приводит к динамической ошибке внутри дискрета входных импульсов. Требуемое в этом случае изменение частоты ИПЧ осуществляется изменением коэффициента q управляемого делителя 2 частоты через блок 3 управления и блок 1 коррекции по результатам не только подсчета количества ИПЧ за период между соседними входными импульсами в измерителе 4 рассогласования, но и с учетом частоты входных импульсов. За счет такого управления сохраняется точность воспроизведения процесса в широком диапазоне входных частот импульсов приращений (что эквивалентно скорости изменения процесса). ИПЧ интегрируются счетчиком 8, запускающимся каждым юстировочным импульсом. Инерционные свойства изменяющегося процесса позволяют повысить разрешающую способность устройства путем умножения частоты входных импульсов. Замкнутый контур, состоящий из генератора 5 импульсов, управляемого делителя 2 частоты, измерителя 4 рассогласования, блока 3 управления и блока 1 коррекции осуществляет слежение за частотой входных импульсов и ее кратное умножение. Изменение частоты ИПЧ достигается изменением коэффициента деления q управляемого делителя 2 частоты таким образом,

0 что const. Для достижения данной пропорции блок 3 управления и блок 1 коррекции изменяют Аq-пропорционально q. Поэтому данный замкнутый контур хорощо отслеживает изменение частоты входных импульсов в широком диапазоне частот с

сохранением точности воспроизведения амплитуды изменяющегося процесса. При сравнительно низкой частоте входных импульсов управляющее воздействие изменяется на большую величину, позволяющую более

0 эффективно компенсировать ошибку по частоте. При высокой частоте входных импульсов управляющее воздействие изменяется на меньшую величину, чем достигается меньшая динамическая ощибка. Для устранения ощибки на фазе-обусловленной дискретностью изменения коэффициента деления q управляемого делителя 2 частоты используется компенсатор 6 фазовой ошибки, осуществляющий сброс ошибки вычитанием или добавлением (добавление обеспечивается генератором 11 одиночных импульсов с использованием дешифратора 14 состояния) из выходной последовательности ИПЧ требуемого количества импульсов. При нормальном режиме работы (без сбоев счетчика 8) разрешающий потенциал присутствует каждый раз, когда необходимо обеспечить фазовую коррекцию добавлением необходимого количества импульсов к ИПЧ. Сигнал на добавление формируется компенсаторо.м фазовой ошибки через дещифратор 14. В зависимости от длительности сиг° нала запускается генератор 11 одиночных импульсов требуемое количество раз. При сбое в любом из разрядов счетчика 8 (кроме младшего) дешифратор 14 (сравнением предыдущего кода с кодом, оставшимся

j в результате сбоя) формирует сигнал сбоя и обеспечивает разрешающий потенциал на выходе, соединенном с первым элементом 9 И на время, необходимое на компенсацию результатов сбоя до кода, отличающегося на один младший разряд от требуемого.

o Добавление импульса обеспечивается запуском генератора 11 одиночных импульсов. Данный алгоритм компенсации обусловлен зоной нечувствительности порогового устройства дешифратора 14 состояния (пороговый элемент срабатывает при отличии кодов больше, чем на единицу младшего разряда). При поступлении юстировочного импульса по шине 17 на счетчик 8 триггер 13 сбрасывается в нулевое состояние на время необходимое для сброса предыдущего кода в регистре дешифратора 14 состояния. Данное время обеспечивается элементом 12 задержки, через который устанавливается триггер 13 в единичное состояние первым (задержанным) после юстировочного импульса ИПЧ с выхода компенсатора 6 фазовой ошибки. Триггер 13 остается в единичном состоянии до поступления очередного юстировочного импульса и обеспечивает блокирование ложных восстанавливающих импульсов в момент прихода юстировочного импульса. При сбое счетчика 8 и целесообразности добавления требуемого количества импульсов к ИПЧ для устранения фазовой ошибки дешифратор 14 обеспечивает восстановление информации в счетчике 8, а затем фазовую коррекцию (добавлением требуемого количества импульсов). Целесообразность последнего обусловлена конечным временем запуска генератора 11 одиночных импульсов. В противном случае возможны автоколебания в системе, когда необходимость фазовой компенсации воспринималась бы анализатором 14 состояния как очередной сбой с соответствующим последствием. Предлагаемый интегратор импульсов выгодно отличается от известного благодаря наличию новых элементов и существенных связей, так как обладает возможностью эффективного восстановления информации при сбое интегрирующего узла (счетчика 8) в любом интервале входных импульсов приращений, чем повышается достоверность выходной информации. Формула изобретения Интегратор импульсов, содержащий управляемый делитель частоты, первым и вторым входами соединенный с выходами генератора импульсов и блока управления соответственно, первый и второй входы которого подключены соответственно к выходам блока коррекции и измерителя рассогласования, первые входы которых являются входами импульсов приращений интегратора, а вторые входы соединены с выходом блока управления и управляемого делителя частоты соответственно, третий вход блока коррекции подключен к выходу генератора импульсов, выход управляемого делителя частоты соединен с первым входом компенсатора фазовой ошибки, второй вход которого подключен к выходу измерителя рассогласования, первый вход счетчика является входом юстировочных импульсов интегратора, отличающийся тем, что, с целью повышения достоверности путем восстановления информации при сбое счетчика, интегратор содержит элемент задержки, первый и второй элементы И, первый и второй элементы ИЛИ, триггер, дешифратор и генератор одиночных импульсов, вход которого соединен с первым выходом дешифратора, выход генератора одиночных импульсов подключен к первому входу первого элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а выход подключен к первому входу второго элемента И, второй вход которого соединен с выходом триггера, выход второго элемента И подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с первым выходом компенсатора фазовой ошибки, выход подключен ко второму входу счетчика, выход которого соединен с первым входом дещифратора, второй вход которого подключен ко второму выходу компенсатора фазовой ощибки, второй выход соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, первый вход триггера подключен по входу юстировочных импульсов интегратора, а второй соединен с выходом элемента задержки, вход которого соединен с первым выходом компенсатора фазовой ошибки. Источники информации, принятые во внимание при экспертизе 1.Авторское свидетельство СССР № 424164, кл. G ОбО 7/18, 1972. 2.«Зарубежная радиоэлектроника, 1966, № 2, с. 75-77. 3.Авторское свидетельство СССР № 436363, кл. G 06 G 7/18, 1972. 4.Авторское свидетельство СССР № 572795, кл. G 06 G 7/18, 1975 (прототип).