Цифровое устройство для ограничения чисел Советский патент 1980 года по МПК G06F7/39 

(54) ЦИФРОВОЕ УСТРОЙСТВО ДЛЯ ОГРАНИЧЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах цифровых вычислительных машин, работающих в системах управления и рагу- 5 лирования, и является усовершенствованием известного устройства.

По основному авт.св. № 690477 известно устройство ограничения, используемое преимущественно в ариф- 10 метических устройствах управлякидих цифровых вычислительных машин, работающих в контурах измерения различных параметров регулирующих систем.

Известное цифровое устройство ог- 5 раничения по модулю,-содержацее регистр операнда, регистр ограничителя, регистр результата, сумматор, первый преобразователь кодов, первый блок анализа знаков, блок коррекции,две 20 группы элементов И, группу элементов ИЛИ и элемент И, управляющий вход которого соединен с выходом блока коррекции и управляющими входами первой группы з лементов И, информацией- 25 ные входы первой и второй групп элементов И соединены с выходами сумматора, а их ВЫХОДЫ через группу элементов ИЛИ соединены с информационными входами регистра результата,30 ЧИСЕЛ

выходы которого подсОединены к информационным входам регистра операнда, а управляющие входы регистра операн- . да и регистра результата соединены с шиной синхроимпульсов, выходы гистра операнда через первый преобразователь кодов/подсоединены к первым входам сумматора, а втЪрые входы первого преобразователя кодов соединены с выходом первого блока анализа знаков и млсщшим разрядом регистра результата, знаковые разрйды регистра ограничителя и регистра операнда подключены соответственно к первым и вторым входам первого блока анализа знаков я блока коррекции, преобразователь кодов и второй блок анализа знаков, выходы которого соединены соответственно со знаковыми , разрядами регистра операнда и регистра результата, выход второго блока анализа знаков через первый блок анализа знаков соединен с управляющим входом второго преобра|зователя кода, информационные входы ,которого соединены с выходами регистра операнда, а выходы - со вторыми входами сумматора.

Известное устройство решает задачу выделения задан.ной зоны чисел и огра ничения этой зоны чисел по модулю зайсГнйогочисЛа, содержащегося в ячейке А запоминающего устройства ЦВМ, определяемой командой 1ШМ (ограничитель. ), засылаемой в регистр ограничителя % устройства ограничения. Далее в соответствии с временной диаграммой реализуется математическая зависимость; г. . f R, если/К 7 / t А, еслиДА / /R/(l где R - содержимое регистра результата, А - содержимое ячейки ЗУ,опреде емой командой ЦВМ в конкрет ном устройстве - содержимое - регистра ограничителя Р„ Ей. Йедостатками известного устройст Sa являются сравнительйо ограниченные функциональные возможности и сравнитёльнО низкая точность его ра боты в .особых точках вычислений, требующие введения дополнительных; программных затрат ЦВМ для их повышения. Наприме р, при работе на .границе разрядной сетки за счет дискретности измерений возможны перепол нения разрядной сетки и тогда результат от предыдущей рперации. т.е содержимое регистра Р,, являющееся оШёрандом в операции ограничения, будет переп9лненным, но ложно удовлётТвбряюЩим условиям математической зависимости (1), что приведет к неправильному выполнению закона регулирования осушествляемрго ЦВМ. С целью устранения ошибок рег лирования, . повышения точности работы ЦВМ, следовательно, и устройства ограничения, в рабочую программу ЦВМ вводится подпрограмма анализа разряда переполнения ( Р ) и. принятия соответствующего решения. Кроме того, при отработке некото рых законов управления требуется вы деление зоны нечувствительности, ап паратно выражающее ся в обнулениирезультатов предыдущих вычислений как ошибочных, в зависимости от ана лиза на заданную константу. Данная операция до сих пор проводилась программным путем, трёбуквдим определенных программных затрат, и, соответственно , времени для ее выполнения. Цель изобретения - повышение точ ности устройства и расширение его функциональных возможностей. Это достигается тем, что устройст во ограничения содержит элемент НЕ. триг1 ёр переполнения и дополнительный элемент ИЛИ, причем выходы знакового разряда и разряда переполнения регистра ре.зультата подключены к первому и . второму входам элемента НЕ-И, вйосод которого свйзан с вхОдом установки триггера переполнения, вход сброса которого является входом устройства, а выход триггера переполнения подключен к первому входу дополнительного элемента ИЛИ, второй вход которого связан со знаковым раз рядом регистра результата, а выход дополнительного элемента ИЛИ связан с первым блоком анализа знаков. На чертеже представлена структурная схема устройства. Устройство содержит регистр 1 операнда, регистр 2 ограничителя, регистр 3 результата, сумматор 4, первый преобразователь 5 кодов, первый блок б анализа знаков, блок 7 коррекции, группу элементов 8 И прямой передачи кодов, группу элементов 9 И передачи кодов со сдвигом влево, группу элементов 10 ИЛИ, элемент 11 И, второй преобразователь 12 кодов, второй блок 13 анализа знаков, дополни-, тельный блок 14 анализа знаков, блок 15 анализа переполнения разрядной сетки, содержащий элемент 16 НЕ-И и триггер 17 переполнения. Регистр 1 операнда (р) осуществляет промежуточное хранение ограничиваемых величин. Регистр 2 ограничителя (р,;) предназначен для запоминания чисга-ограничителя, которьм определяется зона чисел в операции ограничитель и зона нечувствительности в операции выделить зону нечувствительности. Регистр 3 результата (Р-},) предназначен для хранения операнда, т.е. результата предьвдущей операции или. вв.одимой ирЗУ ограничиваемой величины. Фиксирует значение результата исполнения текущей операции. Сумматор 4 (см) совместно с преобразователями 5 и 12 кода предназначен для преобразования исходной информации в результат текущей операции. Блоки б, 13, 14 анализа знаков и блок 15 анализа переполнения разрядной сетки предназначены для определения алгоритма исполнения операции суглматора. Группы элементов 8 и 9 И передачи кодов и группа элементов 10 ИЛИ осуществляют прямую или со сдвигом влево передачу результата на вход регистра 3 результата. Элемент 11 И осуществляет пОдачу единицы в младший (N-ый) разряд сумматора 4 в случаях обращения кода из прямого в дополнительный. Устройство осуществляет функции . ограничения и выделения зоны нечувствительности, интерпретация которых заключается в следующем. Ограничение - содержимое регистра результата остается без изменения, если оно по модулю меньше ограничители, и разряд переполнения регистра результата равен нулю (т.е. переполнение разрядной сетки не имело места). В случае, если модуль содержимого регистра результата больше содержимого ограничителя или признак переполнения регистра результата равен единице (т.е. в предьщущей операции имело место переполнение разрядной сетки) т.о на регистре результата фиксируется модуль значения ограничителя со знаком результата. Вьаделение зоны нечувствительности - содержимое регис-тра результата остается без изменения, если оно по модулю меньше ограничителя, s случае,если модуль содержимого регистра результата больше содержимого ограничителя, то регистру результата присваивается нулевое значение. Математическая запись алгоритмов опера14ии ограничение : R f бсли /R/ А и S 0 ° ,,если/ly А или 1 вьщеление Эоны нечувствительности: Устройство при выполнении функци ограничения работает следующим образом. Ограничиваемое число заносится в регистр 3, оно не может быть резуль татом предыдущей операции. Модуль ограничителя заносится в регистр ограничителя 2. Числа считаются положительными, если их знаковые старшие левые разряды находятся в состоянии нуля и отрицательными, если в состоянии единицы. При передаче первого синхроимпульса ограничиваемое число переписывается из регистра 3 в регистр 1. Для определения большего по модулю из чисел, подготовленных в регистрах 1 и 2, на вход первого слагаемого сумматор 4через группу элементов И прямой передачи кодов 5 поступает содержимое регистра 2. На вход второго слагаемого сумматора 4 через преобразователь 12 кодов поступает содер жимое регистра 1 в прямом коде, есл оно отрицательное, или в обратном коде, если оно положительно. Анализ знаков в этом случае ведется первым блоком б анализа знаков, он же выби рает соответствующие сигналы, управ ляющие работой преобразователей 5и 12. В случае передачи первый или вто рой входы сумматора обратного (инве сного) кода одного из слагаемых ч;ер элемент 11 И в цепь переноса младше го разряда сумматора 4 с блока 7 ко рекции синхронно суммированию этих чисел подается единица. Анализ знака содержимого регистра 1 операн/ia осуществляется вторым блоком 13 ана лиза знаков, который является дополнительным к первому блоку б анализа знаков. БЛОКИ анализа знаков представляют собой набор логических элементов И, ИЛИ, вырабатывающих управляющие сигналы для управления преобразователями 5 и 12 кодов. Результат вычитания модулей содержимого регистра 2 ограничителя и регистра 1 операнда записывается через группу элементов И 8 и ИЛИ 10 в регистр 3 результата. Новое значение регистра 3 результата анализируется по знаку резул тата вторым блоком 13 анализа знаков и дополнительным блоком 14 анализа знаков, представляющем собой логи- ческий элемент ИЛИ. Алгоритм анализа определяется также состоянием блока переполнения разрядной сетки, т.е. состоянием | знакового разряда и триггера 1 переполнения, который устанавливается по концу предьщущей операции при наличии единицы на выходе схемы 16 сравнения знакового разряда и разряда переполнения регистра результата. Если знак результата положительный, то модуль содержимого регистра 2 (ограничитель) при вычитании был больше, если знак отрицательный, то меньше. В первом случае (при положительном знаке РЛ, ) в следующем такте на вход первого слагаемого поступает нуль, на вход второго слагаемсэго через вентили прямой передачи преобразователя 12 кода поступает содержимое операнда 1, т.е. происходит сложение с нулями содержимого , регистра 1 операнда и перепись его (ограничиваемого числа) в регистр 3 результата. Во втором случае (при отрицательном знаке Рд) или на личии переполнения разрядной сетки, что фиксируется на блоке 15, в следующем такте на вход слагаемого сумматора 4 через элементы И 5 поступает , содержимое регистра 2 ограничителя при положительном знаке ограничителя или инверсия содержимого регистра 2 ограничителя с прибавлением гединицы в младший разряд сумматора 4 при отрицательном знаке ограничителя , На вход второго слагаемого сумматора 4 поступает О. Результат с сумматора переписывается через группу элементов И 8 и ИЛИ 10 в регистр 3 результата. Таким образом, на регистре РО, фиксируется значение результата, соответствующее выражению(2), Ход выполнения алгоритма идентичен операции ограничения. При анализе знака результата Рг,, если он положителен, производится обнулеййб содержимого регистра результата. При положительном значении содержимого регистра результата первоначальное значение сохраняется.

образом, на регистре Р„ фиксируется значение результата операции, соответствующее выражению 3 .

Использование изобретения позволит сократить объем ЦВМ за счет исключения подпрограмм анализа переполнения разрядной сетки на 1300 бит (с 52000. до 50700) ;уйк6рйтьёрёйя вЕЛПОлнения задачи на одном цикле вычислений на 3 мс (с 33 мс до 30 мс, 9%) за счет аппаратного° выполнения указанных операций; повысить точность вычислений в 2 раза.

Формула изобретения

Цифровое устройство для ограничейия чиоел по авт.св. 690477, о т л и ч и ю ад е е с я тем, что, с

целью повышения точности и расширения функциональных возможностей, оно содержит злемент НЕ-И, триггер переполнения и дополнительный, элемент ИЛИ, причем выходы зйакового разряда и разряда переполнения регистра результата подключены к первому и второму входам элемента НЕ-И, выход которого связан с входом установки триггера переполнения, вход сброса которого является входом устройства, а выход триггера переполнения подключен к первому входу дополнительногЬ элемента ИЛИ, второй вход которого связан со знаковьам разрядом регист- . ра результата, а выход дополнительного элемента ИДИ связан с первым блоком знаков.

Источники информации, принятые во внимание при экспертизе 0 1. Авторское свидетельство СССР по заявке 2490421, кло G Об F 7/39, 1977 (прототип).