Запоминающее устройство Советский патент 1980 года по МПК G11C11/00 

шиной, блок управления форматом слова, выходы которого соединены с одними из входов элементов И блокировки, и элементы И 2.

В данном устройстве в .такт заниси нроизводится коммутация сигналов, поступающих с числовой шины на входы накопителя со сдвигом на необходимое число разрядов. Для этого коммутатор содерл :ит набор элементов И, работающих в такт записи. Сдвиг производится под управлением информации, занисанной в регистре адреса байта. В данном устройстве аннаратурные затраты на организацию работы с неременной длиной слова не зависят от числа ячеек в накопителе.

Недостатком этого устройства является сложность схем управления считыванием и записью и большое число сборных шин, соединяющих наконитель с числовой магистралью.

Целью изобретения является упрощение устройства.

Эта цель достигается тем, что в нредложенное ЗУ введены регистр записи, элементы И считывания и элементы И записи, первые входы которых соединены с выходами коммутатора. Выходы элементов И записи соединеиы со входами регистра записи, выходами усилителей считывания и первыми входами элементов И считывания. Вторые входы элементов И считывания и элементов И записи соединеиы с щинами управления. Выходы элементов И считывания соединены с выходами входных элементов И. Выходы блока управления соединены с одним из входов элементов И, другие входы которых соединены с первой шиной управления. Выходы элементов И соединены с другими входами элементов И блокировкиТакая структура дает возможность для коммутации со сдвигом числа из числовой шины при выполнении операции записи использовать тот же набор элементов И и сборных шин, который используется для коммутации при выполнении операции выборки числа из накопителя. Эта возможность обусловлена тем, что благодаря наличию блоков элементов И считывания и элементов И записи коммутатор подключается либо для передачи информации из накопителя в числовую шину (при считывании) , либо для передачи информации из числовой шины в накопитель. Наличие регистра записи, включенного как онисано выше, обеспечивает сохранение и регенерацию всего содержимого считанной ячейки. Поэтому, если при обмене информацией между накопителем и числовой шиной информация, находящаяся за пределами формата выбираемого слова, не используется для работы системы, то в реализации циклического сдвига нет необходимости. Это позволяет упростить схему за счет сокращения числа элементов в коммутаторе.

На фиг. 1 изображена структурная схема ЗУ; на фиг. 2 - вариант схемы устройства для случая указания формата слова в команде, а также при необходимости блокировки неиспользуемых в данном обращении разрядов числовой шины.

Устройство (см. фиг. 1) содержит накопитель 1, регистр адреса ячейки 2, блок 3 усилителей считывания, регистр 4 записи, блок 5 элементов И считывания, коммутатор 6, блок 7 элементов И записи, блок 8 входных и блок 9 выходных элементов И, регистр 10 адреса байта, блок И управления коммутацией, блок 12 уиравления форматом, блок 13 элементов И блокировки.

Выходы регистра 2 адреса ячейки подключены к адресным входам накопителя 1. Выходы накопителя 1 подключены ко входам усилителей считывания.

На фиг. 1 блок 3 усилителей считывания изображен как блок, состоящий из k групп усилителей, соответствующих k m-разрядным байтам, входящим в состав содержимого ячейки накопителя. Выходы блока 3 усилителей считывания подключены ко входам регистра 4 записи, а также к первым (информационным) входам элементов И блока 5. Выходы блока 5 элементов И считывания подключены ко входам коммутатора 6 так, что каждая ш-разрядная группа выходов блока 5 подключена ко входам каждого из наборов элементов И, входящих в состав коммутатора 6. При этом 1-я группа выходов блока 5 подключена к {i + /)mod к группе входов /-ГО набора элементов И коммутатора, где i, ,1, ... (k-1). Каждый из иаборов элементов И блока 6 коммутирует выходы блока 5 на входы блоков 7 и 9 со сдвигом на /т разрядов. Выходы блока 7 элементов И записи подключены ко входам регистра 4 записи, выходы которого подключены к разрядным входам записи накопителя 1. Выходы блока 9 и входы блока 8 подключены к числовой шине 14. Выходы блока 8 входных элементов И параллельно выходам блока 5 подключены ко входам коммутатора 6. Выходы регистра 10 адреса байта подключены ко входам блока 11 управления коммутацией, выходы которого подключены к управляющим входам коммутатора 6. Выходы блока 12 управления форматом подключены ко входам блока 13 элементов И блокировки, состоящего из k групп элементов И, которые пронумерованы от нуля до k-1. К нервой из них, имеющий номер , подключены все k разрядов с выхода блока 12. К следующей группе (t l) подключены все, кроме старшего разряда и т. д. К i-й группе элементов И блока 13 подключены k - i младших разрядов с выхода блока 12. К последней группе (t k-1) подключен один младший разряд. Выходы груип элементов И блока 13 объединены

так, что выход /-го разряда г-й группы соединен с выходом (г + /)-го разряда первой группы, имеющей номер i 0. Объединенные выходы групп элементов И представляют собой выходы блока 13. Онп подключены к блокирующим входам соответствующих групп усилителей блока 3. Описанные соединения элементов И блока 13 обеспечивают возможность коммутации выходов блока 12 управления форматом на блокирующие входы усилителей блока 3 без сдвига или со сдвигом на 1, 2 ... (-1) разрядов, т. е. обнуление группы байтов, расположенных в любых позициях относительно младших разрядов накопителя. Слова, располагаемые в накопителе, могут состоять из j k байтов. Не ограничивает функциональных возможностей предположение о том, что байты, входящие в состав одного слова, располагаются в соседних группах разрядов. Поэтому, если формат слова задан в виде количества входящих в него байтов /, то с выхода блока 12 на входы блока 13 поступает -разрядное слово, младшие / разрядов которого равны единице, а старшие k - / разрядов равны нулю. Следовательно, к блоку 13 не предъявляется требование осуш:ествления циклического сдвига (см. фиг. 1). В противном случае блок 13 должен обеспечивать циклический сдвиг на I разрядов (г О, 1, ..., k-I), для чего требуется k групп по k двухвходовых элементов И.

Блок 11 управления коммутацией состоит из двух дешифраторов 15 и 16 на ft выходов каждый, причем г-й выход дешифратора 15 соединен с (k - 1)-им выходом дешифратора 16. Входы дешифраторов объединены и подключены к одноименным выходам регистра 10 адреса байта. Выходы блока управления коммутацией 11 через элементы И 17 подключены к управляющим входам блока 13. Управляющая шина 18, соответствующая онерации выборки числа, подключена к управляющим входам блоков 5 и 9 и к управляющему входу дешифратора 15. Управляющая шина 19, соответствующая операции записи, подключена к управляющим входам элементов И 7, 8 и 17, а также к управляющему входу дешифратора 16.

Блок управления форматом 12 может представлять собой регистр, заполняемый программно, например, специальной командой.

На фиг. 2 приведен пример реализации блока управления форматом для случая задания формата в исполняемой команде. Функции регистра 20 формата, в частности, может выполнять соответствующая часть регистра команд. Выходы регистра 20 подключены к дешифратору 21, а выходы последнего через шифратор подключены ко блока 13 элементов И блокиповки.

Если необходимо блокировать прохождение информации, расположенной за пределами формата, из накопителя в числовз ю шину или обратно, соответствующими группами элементов И блоков 8 и 9 управлять в зависимости от состояния блока 12 управления форматом, как показано на фиг. 2. Блоки 8 ц 9 состоят из k групп элементов И, управляющие входы которых через блоки элементов И 22 и 23 подключены к выходам блока 12 управления форматом. Управляющие входы блоков 22 и 23 подключены соответственно к управляющим щинам 18 и 19.

В устройстве, изображенном на фиг. 2, в обмене информацией между накопителем и числовой шиной участвуют только те байты, которые находятся в пределах формата выбираемого (записываемого) слова, поэтому к коммутатору 6 не предъявляется требование обеспечивать циклический сдвиг. Связи коммутатора б с элементами И блоков 5, 7, 8 и 9. показанные на фиг. 1 пунктиром, и соответствующие элементы

коммутатора исключены, а блок II содержпт один дешифратор, работающий как ири заппси, так и при считывании (фиг. 2), связи блока II с управляющими шипами 18 и 19 отсутствуют. Для обеспечения сдвигов

на необходимое число разрядов как вправо, так п влево под управлением сигнала с одного и того же выхода блока 1I элементы И блоков 5. 7, 8 и 9 соединены между собой и с числовой шиной 14 как показано

на фпг. 2, т. е. выход (вход) элемента И г-го разряда блока 8 (9) соединен с выходом (входом) (km - f)-ro разряда блока 5 (7).

Управляющие шины, обеспечивающие работу накопителя по выборке ячейки и регенерации (записи) по адресу из регистра адреса ячейки, на фпг. 1, 2 не показаны.

Устройство работает следующим образом.

При выполнении операции выборки числа производится считывание накопителя 1 по адресу из регистра 2, а также возбухсдение управляющей шттны 18. В результате открываются элементы И считывания блока 5,

выходные элементы И блока 9, и сигналом с выхода блока 11 открывается один из наборов элементов И коммутатора 6. Все содержимое выбранной ячейки накопителя, представляющее собой k байтов, с выходов

блока 3 усилителей считывания поступает через элементы И блока 5, коммутатора 6 и блока 9 на числовую шину. 14 со сдвигом вправо на /т разрядов, где / - содержт1мое регистра 10 адреса байта. Таким образом,

выбираемое слово окажется в младших разрядах числовой шины. Содержимое выбранной ячейки накопителя с выходов блока 3 поступает также в регистр 4 записи для регенерации по адресу из регистра 2 в

такте записи.

При выполнении операции записи записываемое слово, поступающее пз числовой шины 14, необходимо поместить в регистр 4 записи, сдвинув его предварительно на jm разрядов влево. Первый такт операпии записи сопровождается подачей управляющего сигнала по шине 19, которым открываются элементы И блоков 7, 8 и 17. Кроме того, под действием сигнала с выхода блока 11 открываются элементы И одного из наборов элементов И блока 6, коммутирующего выходы блока 8 на входы блока 7 со сдвигом на jm разрядов влево. Тем же сигналом с выхода блока 11 через открытый элемент И блока 17 открывается группа элементов И блока 13, коммутирующих выходные сигналы блока 12 па блокирующие входы усплителей считывания со сдвигом на / разрядов влево. Это приводит к тому, что с выходов усилителей 3 на регистр 4 будет записано только содерл имое разрядов выбранной ячейки, находящихся за пределами формата записываемого слова. В разряды, соответствующие формату, будет записано слово из числовой щины 14 через открытые элементы И блоков 8, 6 и 7. В такте записи все содержимое регистра 4 записи будет записапо в ячейку накопителя 1 по адресу из регистра 2 адреса ячейки.

Обычно формат слова указывается в коде выполняемой команды. На фиг. 2 приведен пример, соответствующий этому случаю. Двоичный код формата, соответствующий количеству байтов, поступает из регистра 20 па входы дешифратора 21, выходы которого подключены ко входам шифратора, построенного, например, из элементов ИЛИ. В результате появится сигнал на х выходах блока 12, соответствующих х группам разрядов, начиная с младших (х - формат слова из регистра 20).

Если при выполнении операции выборки недопустимо занимать разряды числовой шины, которые пе входят в формат выводимого слова (эти разряды могут быть заняты для других целей), необходимо блокировать их подключение к числовой шипе. При возбуждении управляющей шины 18 элементы И 23 открываются, и сигналы с выхода блока 12 поступают на управляющие входы элемептов И блока 9. В результате X групп из них открывается, и на числовую щину 14 поступает выбраппое пз накопителя слово, в то время как остальные группы разрядов числовой шины остаются свободными. Аналогично при записи сигналом по управляюп,ей шппе 19 открываются э.цементы И 22, и сигналы с выхода блока 12 открывают соответствующую группу элементов И блока 9, и на входы блока 6 поступят только X байтов из числовой шины 14 (х - содержимое регистра 20).

Формула изобретения

Запомипающее устройство, содержащее

накопитель, первый вход которого соедипен с выходом регистра адреса, усилители считывания, одни из входов которых соединены с выходами наконителя, регистр адреса байта, выход которого соединен с первым

входом блока управления коммутацией, второй и третий входы блока управления коммутацией соедииепы соответствепно с первой и второй шинами управления, коммутатор, одни из входов которого соединены с выходами блока управлепия коммутацией, другие входы коммутатора соединены с выходами входных элементов И, выходы коммутатора подключены к одним из входов выходных элементов И, другие входы

которых соедииепы с первой шпной управления, одни из входов входных элементов И соединены со второй шиной управления, другие входы входных элементов И и выходы выходных элементов И соединены с числовой шипой, блок управления форматом слова, выходы которого соединены с одними из входов элементов И блокировки, и элементы И, отличающееся тем, что, с целью упрощения устройства, в него введены регистр записи, элементы И считывания и элементы И записи, первые входы которых соединены с выходами коммутатора, выходы элемептов И записи соединены со входами регистра записи, выходами усилителей считывания и первыми входами элементов И считывания, вторые входы элементов И считывания и элементов И записи соединены с щипами управления, выходы элемептов И считывания соедииепы с выходами входных элементов И, выходы блока управлепия коммутацией соединены с одними из входов элементов И, другие входы которых соединены с первой шиной управления, выходы элементов И соединены

с другими входами элементов И блокировки.

Источники информации, принятые во внимание при экспертизе

1.Авторское свидетельство СССР 583475, кл. G ПС 9/02, 9.07.75.

2.Патент Франции № 2123040, кл. G ПС 5/00, онубл. 1972 (прототип).

Г: