Устройство для контроля запоминающих матриц на магнитных пленках Советский патент 1980 года по МПК G11C29/00 

. Изобретение относится к запоминающим устройствам. Известно устройство для контроля зап минающих матриц на магнитных лентах, содержащее генераторы ступенчатых напряжений, блок управления печатью, блок печати, блок выявления сбоев, блок упра ления, триггер, элемент И, счетчик для подсчета числа сбоев, дещифратор и контролируемую матрицу. Выход одного генератора соединен с входом другого ге- нератора и входом блока управления печатью, а входы обоих генераторов соединены с выходом элемента И, к перво му входу которого подключен выхдд трш Гера, аковторому входу-одиниз.вькодовде шифратора. Второй вход дешифратора соединен с первым входом триггера, второй вход которого подключён к выходу блока управления. Второй выход блока управления соединен с блоком выявления сбоев через проверяемую матрицу, а третий ого выход - непосредственно к блоку выявлония сбоев, выход которого через счетчик числа сбоев соединен с входом дещи ратора и с входом блока управления печатью ij. В таком устройстве задается по программе один или несколько циклов Запись-считывание информации по всем адресам контролируемой матрицы и сравнивается записываемая и считываемая информация:. По результату сравнения определяется область работоспособности проверяемой матрицы и число запоминающих элементов, параметры которых хуже параметров основной массы запоминающих элементов матрицы. Сцнако в указанном устройстве контроль матриц осуществляется по одной жестко заданной программе, при этом конструктивные особенности этого устройства не позволяют изменить программу проверки в процессе контроля. Кроме того невозможно его, применение для контроля матриц различных типов при различных программах проверки. Наиболее близким по технической сущносТИК предлагаемому является устройство для контроля запоминающих матриц на магнитных пленках, содержащее генератор, блок управления счетчиком адреса, первый выход которого соединен с первым входом блока управления разрядным током, а второй выход через реверсивный счетчик адреса соединен с входом дешифратора адреса, блок контроля и элемент И. Устройство также содержит счетчик, блок управления коэффициентом пересчета, пере счетный триггер, первый и второй триггеры управления, триггер контроля, элемент ИЛИ и элемент задержки. Первый вход счетчика .соединен с первым выходом блока управления коэффициентом пересчета и со вторы м входом блока управления счетчиком адреса, а выход счетчика соединен с первым входом пересчетного триггера, с первым входом первого триггера управления и входом триггера контроля. Первый выход триг г ера контроля соединен со вторым входом блока управления разрядным током, а второй выход - с входом второго триг гера управления, выход которого соединен с первым входом элемента ИЛИ. Пер вый выход первого триггера управления соединен со вторым входом пересчетного триггера и вторым входом элемента И, выход которого подключен к первому вхо ду элемента ИЛИ. Выход генератора соединен с входом элемента задержки и вторым входом первого триггера управления, третий вход которого соединен со вто ры м входо м блока управления коэффициентов пересчета, а выход - с первым входом блока управления коэффициентом пересчета и с третьим входом блока управления разрядным током, -выход которого подключен к проверяемой матрице. Ко второму входу блока управления коэффициентом пересчета подключен выход пере счетного триггера. Первый выход элемен та задержки соединен со вторым входом счетчика, а второй .выход - с первым Входом блока управления счетчиком адре са, третий и четвертый входы которого связаны с выходами счетчика. Третий выход блока управления счетчиком адре с а соединен со вторым входом элемента ИЛИ, соединенного выходом с одним из входов счетчика адреса. Данное устройство позволяет производить точную выборку адреса неисправности и определить характер дефекта путем повторной проверки пб адресу, на котором обнаружена неисправность s. Недостатком этого устройства является невозможность производить контрол матриц различных типов вследствие того, что конструктивные особенности устрой- , тва позволяют использовать его только . ля контроля матриц определенного типа по жестко заданной программе. Цель. изобретения - расщирения области применения устройства за счет обеспечения возможности контроля запоминающих матриц различных типов. Поставленная цель достигается тем, что в устройство, содержащее генератор импульсов, элемент И, блок управления, блок местного управления, счетчик адреса, дешифратор адреса, формирователь разрядного тока и блок индикации, причем выход генератора импульс9В соединен с одним из входов блока управления и первым входом элемента И, первый выход блока местного управления подключен- ко входу счетчика адреса, выход которого соединен со входом дешифратора адреса, выход которого подключен к адресному выходу устройства, второй выход блока местного управления соединен с первым входом формирователя разрядного тока, второй вход которого подключен к выходу блока управления, а выход - к разрядному выходу устройства, вход блока индикации соединен со входом устройства, введены регистр сдвига,, коммутатор и элементы ИЛИ, причем выход элемента И подключен к тактовым входам регистра сдвига, установочные входы и выходы которого соединены с соответствующими входами коммутатора, выходы которого подклк чены ко входам элементов ИЛИ, выход первого из которых соединен со Вторым входом элемента И, выходы других элементов ИЛИ, кроме последнего, подкл очены соответственно к другим входам блока управления, кроме последнего. Первый и второй входы блока местного управления соединены соответственно с выходом последнего элемента ИЛИ и пербым упраляющим выходом коммутатора, второй управляющий выход которого подключен к последнему входу блока управления. При этом регистр сдвига целесообразно вйполнить на триггер ах, выходы одних из соединены соответственно с установочными входами других триггеров шинами обратной связи, установочные и тактовые входы и выходы триггеров подключены к соответствующим входам и выходам регистра сдвига. На чертеже изображена блок-схема устройства. Устройство содержит генератор 1 импульсов, элеметг И 2, регистр 3 сдви га, выполненный на 3. 1 - Зл коммутатор 4, блок 5 индикации, блок 6 управления, блок 7 местного управления, счетчик а адреса, дешифратор 9 адреса, формирователь 1О разрядного тока, элеме1ггы ИЛИ 11. 1 - lln., шины 12 и 13 обратной связи, адресный 14 и разрядный 15 выходы устройства, первый 16 и второй 17 управляющие выходы коммутатора. Выход генератора 1 импульсов соединен с одним из входов блока 6 управления и первым входом элемента И 2. Первый выход блока 7 местного управления подключен ко входу счетчика 8 ад реса, выход которого соединен со входом дешифратора 9 адреса, вьисод которого подключен к адресному выходу 14 ус. тройства. Второй выход блока 7 местного управления соединен с первым входом формирователя Ю разрядного тока, второй вход которого подключен к выходу блока 6 управления, а выход - к разрядному выходу 15 устройства. Вход блока 5 индикации соединен со входом устройства. Вы ход элемента И 2 подключен к тактовы входам регистра 3 сдвига, установочные входы и выходы которого соединены с соответствующими входами коммутатора 4, выходы которого подключены ко входам элементов ИЛИ 11.1 - 11Л. Выход элемента ИЛИ 11.1 соединен со вторым входом элемента И 2. Выходы элемента ИЛИ 11.2 - 11(ц-1) подключены соответственно к другим входам блока управления, кроме последнего. Первый и второй выходы блока местного управления 7 соединены соответственно с выходом элемента ИЛИ И.П и с первым управляющим выходом 16 коммутатора 4, второ управляющий выход 17 которого подключен к последнему входу блока 6 управле ния. При этом выходы триггеров 3. 3(Ц-1) регистра 3 сдвига соединены со ответственно с установочными входами триггеров 3.1 и 3.2 щинами 12 и 13 обратной связи. Установочные и тактовы входы и выходы триггеров 3.1 - 3/i под ключены к соответствующим входам и выходам регистра 3 сдвига. Первый и второй входы проверяемой запоминающей матрицы 18 поцк/почены соответственно к адресному 14 и paзpяш o v y 15 выходам устройства, ,1 выход - ко входу устройства. Устройство работает слео пощим образом. Сигнал генератора 1 импульсов через элемент И 2 поступает на первый триггер 3.1 регистра 3 сдвига и записывает 1 в регистр 3 сдвига. Коммутация установочных входов и выходов триггеров 3.1 - З.Ц регистра 3 сдвига между собой и входами элементов ИЛИ 11.1 - 11.П зависит от заданной программы токовой проверки, при этом каждый из триггеров может использоваться в любом такте программы. Если программой предусмотрено зацикливаиие одной операции и если, например, в первом такте (Запись) будет использован первый триггер 3.1, то выход этого триггера соединен коммутатором 4 со входом первого элемента ИЛИ 11.1, с выхода которого на элемент И 2 подается сигнал запрета для поступления импульсов генератора I на регистр 3 сдвига. Импульсы генератора I поступают в пересчетную схему (на чертеже не показана) блока 6 управления, а с выхода блока 6 управления поступают сигналы на вход формирователя 10 разрядного тока и вход блока 7 местного управления. Выходные сигналы с выходов дешифратора 9 ащэеса и фор мирователя 10 разрядного тока поступают : на выходы, проверяемой матрицы 18. После окончания этого такта снимается сигнал запрета с элемента И 2, импульсы генератора 1 сдвигают , записанную в первом триггере 3.1 регистра 3 сдвига, в следующий триггер (3.2). Для осуществления зацикливания нескольких операций, например Неразрущающее считывание и Разрушение , оздается замкнутая связь по ,щине 13, обеспечивающая продвижение при поступлении импульсов от генератора 1 в выбранной группе триггеров регистра 3 сдвига. Цикл проверки одного афеса заканчивается тактом Чтение. Результатом проверки является оценка выходного сигала с проверяемой матрицы 18 блоком ндикации 5 и занесение координат следующего адреса в блок 7 местного управения и формирователь 1О разрядного ока при поступлении сигналов с первого правляющего выхода 16 коммутатора 4. По первому входу блока 7 местного правления осуществляется управление еверсом счетчика 8 адреса при такте