Устройство для вычисления экспоненты Советский патент 1981 года по МПК G06F17/10 

1

Изобретение относится к вычислительной технике и может быть использовано в ЦВМ, работающих в позиционной системе счисления с фиксированной запятой, для аппаратурной реализации элементарных функций.

Известно устройство, которое содержит регистры, сумматоры, ПЗУ констант, счетчик шагов, схему сравнения, вентили и может быть использовано для вычисления экспоненты 1.

Недостатком этого устройства является нерегулярность структуры и наличие сложчых блоков - счетчиков и схем сравнения.

Наиболее близким по технической сущности к предлагаемому является устройство для вычисления экспоненты, содержащее первый, второй и третий сдвигающие регистры, вычитатель сумматор, причем первый вход устройства соединен с первым входом первого регистра, выход которого соединен с первым входом вычитателя, второй вход вычитателя соединен со вторым входом устройства, управляющий вход вычитателя соединен с третьим входом устройства, а его выход - со вторым входом первого регистра и с .первым выходом устройства, четвер,тый и пятый входы устройства подключены к управляющим входам сумматора и второго регистра соответственно, шестой вход устройства соединен с

первыми входами второго и третьего регистров, выходы которых соединены со входами сумматора, выход сумматора соединен с первыми входами второго и третьего регистров и со вторым

выходом устройства 2.

Недостатком устройства является низкое быстродействие,которое опре:деляется большим числом шагов, необходимых для вычисления экспоненты.

При обработке п-раэрядных десятичных чисел количество шагов имеет порядок

и

10

Цель .изобретения - повышение быстродействия устройства.

Поставленная цель достигается тем, что в устройство для вычисления экспоненты, содержащее первый, второй и третий регистры, вычитгтель и сумматор, причем первый вход устройства соединен с первым входом первого регистра, выход которого соединен с первым входом вычитателя, второй ;зход вычитателя соединен со вторым входом устройства, управляющий вхбд вычитателя соединен с третьим входом устройства, а его выход - со вторым входом первого регистра и с первым выходом устройства, четвертый и пятый входы устройства подключены к управляющим вхЪдам сумматора и второго регистра соответственно, выходы второго и третьего регистров соединены соответ ственно с первым и вторым входами сумматора, выход которого соединен с первыми входами второго и третьего регистров и со вторым выходом устрой ства, дополнительно введены блок памяти и регистр адреса, причем выход блока памяти соединен со вторыми вхо дами второго и третьего регистров, а упг :1вляющий вход - с шестым входом устройства, другой вход блока памяти соединен с выходом регистра адреса, вход которого соединен с первым входом устройства. На чертеже представлена структурная схема предлагаемого устройства. Она ,содержит первый, второй, третий, четвертый, пятый и шестой входы .устройства 1-6, первый, второй и тр тий регистры 7,8 и 9, вычитатель 10, сумматор 11, блок 12 памяти (ПЗУ), регистр 13 адреса, первый и второй выходы устройства 14 и 15. Устройство работает следующим образом. Вначале в устройство на вход 1 поступает аргумент, причем старшая его часть засылается в регистр 13, а младшая часть - в .регистр 7. Затем из внешнего устройства управления (на чертеже не показано) по входу 6 на управляющий вход блока 12 поступает сигнал, осуществляющий засылку в регистры 8 и 9 величины экс.поненты, соответствующей значению старшей части аргумента. После этого начинается итерационный процесс вычисления экспоненты. Очередной шаг вычислений начинается с анализа соцержимого регистра 7. Для этого знаковый разряд регистра 7 по выходу 14 поступает в устройство управления. Если содержимое регистра 7 отрицательно, то вычисления прекращакзтся и величина экспоненты считана из регис тра 9 по выходу 15. Если содержимое регистра 7 положительно, то из устро ства управления по входу 2 подается величина 1, а по входу 3 на управляющий вход вычитателя 10 подается сигнал, уменьшающий содержимое регистра 7 на единицу младшего разряда. Одновременно с этим по входу 5 на управляющий вход регистра 8 посту пает сигнал, осуществляющий сдвиг регистра 8 на ft разрядов вправо. В следующем такте по входу 4 на управляющий вход сумматора 11 поступает сигнал, осуществляющий сложение содержимого регистров 8 и 9 и засылку результата сложения в эти регистры. На этом очередной шаг вычислений заканчивается и происходит переход к следующему шагу вычисления. Эффективность изобретения заключается в повышении быстродействия устройства за счет сокращения числа шагов при вычислении экспоненты. Формула изобретения Устройство для вычисления экспоненты, содержащее первый, второй и третий регистры, вычитатель и сумматор, причем первый вход устройства соединен с первым входом первого регистра, выход которого соединен с первым входом вычитаталя, второй вход вычитателя соединен со вторым входом устройства, управляющий вход вычитателя соединен с третьим входом устройства, а его выход :- со вторым входом первого регистра и с первым выходом устройства, четвертый и пятый входы устройства подключены к управляющим входам сумматора и второго регистра соответственно, выходы второго и третьего регистров соединены соответственно с Первым и вторым входами сумматора, выход которого соединен с первыми входами второго и третьего регистров и со вторым выходом устройства, отличающееся тем, что, с целью повышения быстродействия устройства, в него дополнительно введены блок памяти и регистр адреса, причем выход блока памяти соединен со вторыми входами второго и третьего регистров, а управляющий вход - с шестым входом устройства, другой вход блока памяти соединен с выходом регистра адреса, вход которого соединен .с первым входом устройства. Источники информации, принятые во внимание при экспертизе 1.. Патент Великобритании .№ 1014391, кл.С 4 А, опублик. 1972. 2. Патент Японии № 50-24211, кл.97(7)ЕЗ, опублик. 1975 (прототип).