Устройство для вычисления корня к-ой степени Советский патент 1980 года по МПК G06F7/38 

Изобретение относится к области цифровой вычислительной техники и может найти применение в вычислительных системах и специалиэирован ных вычислительных машинах. Известно устройство для извлече ния квадратного корня, содержащее суммирующий блок, блок умножения и блок сравнения 1. Недостатком данного устройства является невозм ность извлечения корня К-й степен из промежуточных степеней аргумент Наиболее близким техническим решением к предлагаемому является устройство для вычисления корня Кстепени, содержащее К регистров, К сумматоров-вычитателей, первые входы которых соединены с выходами младших разрядов соответствующих регистров, блок сравнения и блок управления, вход которого соединен с первым выходом блока сравнения, выходы соединены с управляющими входами регистров 2.Недостатком известного устройст является невозможность вычисления корня К-й степени из промежуточных степеней аргумента и относительно невысокая скорость работы. Цель изобретения - расширение класса решаемых задач путем вычисления корня К-й степени из .аргумента, его квадрата, куба и т.д. до К-1 степени, а также повышение быстродействия за счет исключения зависимости времени вычисления от величины показателя степени. Это достигается тем, что предлагаемое устройство содержит (К-1) блоков умножения, (К+1)-ый сумматор-вычитателЬ, 1-тый (1 1-К-1) вход которого соединен с выходом i-ro блока умножения, вход реверсирова-. ния соединен со вторым выходом блока сравнения и входами реверсирования остальных сумматоров-вычитателей, а выход соединен со входом вычитания первого сумматора-вычитателя и блок памяти, вход которого соединен с выходом блока управления, а выходы - со входами ввода коэффициентов всехcyMiviaTopOB-вычитателей, кроме перво- го, вход i-ro (i l-K-l) блока умножения соединен с информационным выходом (i+l)-ro регистра, j-тый (j 2-K-i) выход, i-ro блока умножения соединен с (i+l)-M входом (i+j+l)-oro сумматора-вычитателя, второй вход i-ro (i l-K-l) блока умножения соединен с i-ым выходом блока управления, информационный выход первого региспра соединен со входом блока сравнения. На чертеже представлена блок-охема устройстЬа для вычисления корн К-ой степени. Устройство содержит .сумматорывычитатели 1 , где , . , ., (K-t-1) регистры , где блоки 3 умножения, где (К-1), блок 4 q aBнения, блок 5 памяти и блок 6 управления. Выходы сумматоров-вычитателей 1 соответственно соединены с входами регистров 2, где . Выкоды Младших разрядов этих регистров соответственно соединены с первыми входами сумматоров-вычитателей 1- , где , информационный выход первого регистра 2 соединен со входом блока 4 сравнения, первый выход которого соединен со входом блока 6 управления, а второй выход которого соединен с управляющими входами сумматоров-вычитателей 1,-1ц , информационный выход регистра 2 соединен с первым входом блока 3 умножения, первый - (К-2)-й выходы которого соответственно соединены со вторыми входами третьего - К-го Сумматоров-вычитателей l-j,-l .Информационный выход третьего регистра 2 соединен с первым входом второго блока 3 2. умножения; первый - (К-3)выходы которого соответственно соединены с третьими входами четвертого.- К-го сумматоров-вычитателей. Второй выход 1-го регистра соеди нен с первым входом (1-1)-го блока умножения, первый - {К-1)-й вы ходы - которого соответственно соедин ны с i-f«i входами (1+1)-го - К-го сумматоров-вычитателей 1-,-ц -IKПоследние выходы 1-го - (К-2)-го блоков и выход (К-1)-го бло 3 к-- умножения соединены соответственно с 1-м - (К-1)-м входами (К+1)-го сумматора-вычитателя li,;4-iНа последние входы второго - (К+1)сумматоров-вычитателей соот вет ст вен подсоединены первый - К-й выходы блока 5 памяти. Выход сумматора-вычитателя 1ц, подсоединен на второй вход сумматора-вычитателя 1. Выход блока 6 управления соединены со вторыми входами всех регистров и блоков сдвига и входом блока 5 памя Входом устройства является вход первого регистра 2 . Выходами устройства являются: для корня К-й сте пени из аргумента - выход второго регистра 2, для корня К-й степени из квадрата аргумента - выход треть го регистра 2, для корня К-й степе ни из куба аргумента выход четвер того регистра 2д, для корня К-й сте пени из четвертой степени аргумента выход пятого регистра 2д, для корня -й степени из пятой степени аргумена - выход шестого регистра 2 и .д., для корня К-й степени иэ 1-ой тепени аргумента - выход i-ro регистра . Сумматоры-вычитатели 12 являтся двухвходовой одноразрядной комбинационной схемой. Остальные суммаоры-вычитатели Ij- IK-H являются ноговходовой одноразрядной комбинаионной схемой. Число входов сумматоров-вычитателей 1,-1ц равно их порядковому номеру. Число входов сумматора-вычитателя 1(441 равно величине К. Регистры 2 сдвиговые,первый выход которых является выходом ячейки младшего разряда, а информационным выходом являются выходы ячеек всех разрядов. Блоки 3 являются устройствами умножения на постоянные коэффициенты содержимого соответствующих регистров. Блоки могут быть выполнены, например, на сдвигающих регистрах и одноразрядных сумматорах, либо на матричных схемах. Блок 4 сравнения представляет из себя цифровую схему сравнения содержимого первого регистра 2 с логическим нулем и триггер для запоминания знака этого содержимого Первым выходом блока 4 является выход триггера через элемент И, вторым выходом - выход схемы сравнения кодов Блок 5 памяти является односторонним запоминающим устройством, в котором по одному адресу записаны К констант вида 2 , где ,1,..., К; , 1,..,,К номер итерации, которые считываются поразрядно каждым тактовым импульсом. Блок б управления содержит, например, генератор тактовых (сдвигающих) импульсов, распределитель, счетчик и логические схемы. В основу вычисления корней К-й степени положен принцип одновременного решения в итерационном процессе системы разностных рекуррентных соотношений: ,.-..--.-A: ,vr, fl-Sig-ny-H P j Oj.. . J Н1фа7; 0 ,. к «M 2... 1 .iK(K-l(K-2).-.(K-l41}.,K-Li 1 , K-1 4K,-l)j ...+(q,.-,-.,j2 -...ЦЛ .2 -V (сц -2- -, V-Oi5.j,-,,--5..q,.KX -:2-. % xf 2-2J. Щ. ,,-ii mfcliC |M :ltl) ,-321) ((v,. , и.ч|;,.2-2%2-Ч Un,-7 -Vrr где m число разрядов в регистрах 2 - 2к.. Все соотношения обладают групповыми свойствами, т.е. зависят доуг от друга. Вычисления указанных корней К-й степени в предложенном устройстве осуществляются следующим образом. Первоначально в первый сдвигающий регистр 2 заЕ осится значение заданного аргумента X, а второй - К-й регистры 22-2( устанавливаются в нулевые состояния. В любой j-ой итерации с выходов блока 6 управления выдается серия (последовательность) тактовых импульсов, при помощи которых в .блока 3- умножения сдвигаются и ум;ножаются (путем сложения сдвинутыхзначений) на постоянные коэффициент текущие содержания регистров 22 2ц Полученные величины, совместно с содержимым этих регистров и константами из блока 5 памяти продвигаются на входы сумматйров-вычитателей 1 совместно только с ;константами из блока 5 памяти на входы сумматора-вычитателя 1 . С выхода последнего результаты алгебраического суммирования подаются на вход вычитания сумматора-вычитателя 1., . С выходов сумматоров-вычитателей l, полученные результаты записываются младшими разрядам вперед в освобождающиеся при сдвиге старшие разряды регистров продвигаются к их началу. После выполнения m тактов, в последних содержатся результаты данной итерации По знаку содержимого первого регист 2 в блоке 4 сравнения определяется очередная цифра для следующей J+1 итерации. Со второго выхода бло ка 4 сравнения выдается сигнал qj, определяющий сложение (при ) и вычитание (при qj -1) соответству гдах величин с блоков 3 Зк-( умножения и констант с блока 5 памяти в сумматорах-вычитателях IK+-I Ког да содержимое первого регистра 2., равно нулю (в пределах разрядной сетки) с первого выхода блока 4 сра нения выдается сигнал останова в блок 6 управления, который перестает выдавать тактовые иЛ1пульсы на следующей итерации, так как процесс вычисления закончен. Процесс вычисления удобно поясни приравняв значение К конкретной вел чине, например . этом случае алгоритм вычисления корня шестой степени, реализуемый в данном устройстве, описывается системой разностных рекуррентных соотношений:о- 2,-(c 4 6-2-4Uj.i..v/.5o-2- V.-i5-2 t-Cl..t.b-242), г --| H, j-0,1,2,...,nt;Zm- Oi V-° tj+r-b.,j-5--2 -vcj,,jU,j-10-2 4VW.-l0. tcv,,V.5...2:, --0, Vj --Vf Ч - 4-2- Цб-2-2:).с.лх/ 4. , 3. Nyj,.j32 ., OJ , гЛ . П -Jv, ,..2-(, V-O ur- rHr m- Первое соотношение реализуется в регистре 2 и сумматорах-вычитателях -( я 1,;. Второе соотношение реали- . зуется в регистре 2{ и сумматоревычитателе 1. Третье соотношение реализуется в регистре 2 и сумматоре-вычитателе 1 . 1етвертое соотношение реализуется в регистре 2л и сумматоре-вычитателе 1., Пятое соотношение реализуется в регистре 2-,, и сумматоре-вычитателе Ij. Шестое соотношение реализуется в регистре . и сумматоре-вычитателе l.. Логическое условие q:.sign Z: и проверка равенства нулю содержания регистра 2 реализуются в блоке сравнения. На первой итерации с первого выхода блока 4 выдается сигнал q +1 (так как содержимое первого регистра 2, т.е. заданный аргумент X , больше нуля), который определяет выполнение сложения по вторым входам сумматоров-вычитателей Ig,, 1. и 1, по третьим входам сумматоров-вычитателей 1, и 1). по четвертым входам сумматоров-вычитателей 1 и Ij, по пятым входам сумматоров-вычитателей 1 и 1ц.по шестому входу сумматора-вычитателя I, . При отриательном значении содержимого первого регистра 2 на любой итерации со второго выхода блока 4 выдается сигнал -1, который определяет выполнение вычитания по указанным входам . сумматоров-вычитателей

in - . Ha первой итерации с выходом блоков 3.(-35 выдаются нулевые значения. В любой j-й итерации с регистра 2i выдается значение У, на блок 3-( , с первого выхода которого на второй вход сумматора-вычит тателя. выдаётся значение Yj 2-2 со второго выхода на второй вход сумматора-вычитателя 1. - значение

3-2 ,с третьего выхода на вторОй вход сумматора-вычитателя 1 -

значение Yj-4-2 3,c четвертого выхода на второй вход сумматора вычитателя .li - значение У.--5-2 3 и с пятого выхода на первый вход сумматОра-вычитателя 1)4.и значение -С регистра 2 т, выдается

значение U.- на блок 3, с первого выхода которого на третий вход сумматора-вычитателя 1 выдается значение и.)3.2, со второго выхода на третий вход сумматора-вычитателя 1 - значение Ш третьего выхода на третий вход сумматора-зы. читателя значение U,. 10-2 3 и с четвертого выхода на второй вход сумматора-вычитат ел я 1 . - значание U-j-15-2- :-С регистра 2 выдается значение , W; на блок 3, с первого выхода которого на четвертый вход сумматора-вычитателя 1 выдается значение Wj 42 ; со второго входа на четвертый вход сумматора-рычит ахеля1 - значение Wj-102, с третьего выхода на .третий вход сумматора-вцчитателя 1x4 значение W. 20-2 J.C регистра 2 выдаётся значение V,) на блок Зд, с первого вы- . хода которого на пятый вход сумматора-вычитателя 1 выдается значение V-5-2 и со второго выхода на четвертый вход сумматора-вычитателя 11,. - значение V.- 15-2 . С регистр 2 выдается значение на вход блока с выхода которого на пяты вход сумматора-вычитателй IK-I-- выдается значение t,.- б -2.С первого выхода 7 блока 5 памяти на второй вход .сумматора-вычитателя 1 выдается константа 2 , со второго выхода 8 на третий вход сумматора-.вычитателя 13 выдается константа ,с третье выхода. 9 на четвертый вход сумматора-вычит.ателя l выдается констгшта / с четвертого выхода 10 на пяты вход сумматора-вычитателя 1 выдается константа 2, с пятого выхода на шестой вход сумматора-вычитателя выдается константа 2 и с шест го выхода на шестой вход сумматоравычитателя li/xH выдается конст 1нта 2-6э.

После выполнения каждой итерации .на блок 4 сравнения с регистра 2 подается его очередное содержимое Zj, которое сравнивается с нулем. Пр нулевом значении Zj блок 4 останавливает процесс вычисления. Для болыли

ства значений

/мента номер итера.::тан а вливается проции, на котоп цесс вычисл меньше величины т.

Максимальное аремя вычисления одновременно всех указанных корней в тактах равно Т т.

Время вычисления даже одного результата значительно меньше времени вычисления в известных устройствах, причем использование асинхронного режима (прерывание процесса вычисления при равенстве нулю содержимого регистра 2.) дополнительно сокращает время вычисления. По сравнению с известным устройством для вычисления корня К-й степени (2) данное устройство позволяет одновременно вычислять, кроме корня К-й степени из аргумента, корни К-й степен из аргумента в степени Р, где Р 2, 3, 4,.,., (К-1). Кроме того, быстродействие данного устройства в (К-1) раз выше.

Параллельно-последовательная структура данного устройства обладае простотой схемных решений из стандарных цифровых элементов и может быть легко изготовлена в виде одной БИС, обладает минимальными аппаратурными затратами для работы в реальном масштабе времени.

Данное устройство может быть использовано в качестве специализированного вычислительного блока (спепроцессора) в управляющих или вычислитель -ых системах, в вычислительных машинах для научных расчетов в настольных вычислениях и т.д.

Формула изобретения

Ус1ройство для вычисления корня К-й степени, содержащее К регистров, К сумматоров-вычитателей, первые входы которых соединены с выходами младших разрядов соответствующих регистров, а выходы - со входами соответствующих регистров, блок сравнения и блок управления, вход которого соединен с первым выходом блока сравнения, а выходы соединены с упраляющими входами регистров, отличающее Ся тем, что, с целью расширения класса решаемых задач путем вычисления корня К-й степени из промежуточных степеней аргумента и повышения быстродействия, оно содержит (К-1) блоков умножения, (К+1)-ый сумматор-вычитатель, 1-тый (i I-- К-1) вход которого соединен с выходом i-ro блока умножения, вход реверсирования соединен со вторым выходом блока сравнения и входами реверсирования остальных сумматоров-вычитателей, а выход соединен со входом вычитания первого сумматоравычитателя и блок памяти, вход которого соединен с выходом блока упр