Преобразователь прямого двоично- дЕСяТичНОгО КОдА B дОпОлНиТЕльНыйдВОичНО-дЕСяТичНый КОд Советский патент 1981 года по МПК G06F5/02 

(54) ПРЕОБРАЗОВАТЕЛЬ ПРЯМОГО ДВОИЧНО-ДЕСЯТИЧНОГО КОДА В ДОПОЛНИТЕЛЬНЫЙ ДВОИЧНО-ДЕСЯТИЧНЫЙ КОД

Изобретение относится к автомати и цифровой вычислительной технике и может быть использовано в цифровых устройствах для формирования дополнений десятичных чисел. Известен преобразователь прямого двоично-десятичного кода в дополнительный двоично-десятичный код,.содержащий десятичный сумматор блок инверторов и два корректирующих сумматора 1 Недостаток этого преобразователя низкая скорость преобразования, связанная с необходимостью прибавления единицы к исходному коду с последующим прибавлением десяти к содержимому тех тетрад, где не был выработа сигнал переноса. Кроме того, относительно велик объем аппаратуры.. Наиболее близк1 м гю технической сущности и схемному решению к предл гаемому является преобразователь прямого двоично-десятичного кода в дополнительный двоично-десятичный .код, содержащий п тетрад элементов НЕ, где п - число десятичных разрядов преобразуемого кода, входы которых являются входами преобразователя, п суммирующих блоков, кажды из кот )рых содержит первый, второй и четвертый полусумматоры, элемент ИЛИ и два элемента НЕ, информационные входы суммирующих блоков соединены с выходами элементов НЕ соответствующих тетрад, входы второго и четвертого полусумматоров каждого суммирующего блока соединены с выходами переноса соответственно первого и третьего полусумматоров того же суммирующего блока, выходы суммы которых являются соответственно выходами первого и третьего двоичных разр(ядов каждого десятичного разряда преобразователя, выход суммы второго полусумматора соединен с входом первого элемента НЕ и с первым входом элемента ИЛИ того же суммирующего блока, второй вход которого соединен с выходом переноса второго полусумматора того же сум-мирующего блока, а выход элемента ИЛИ соединен со вторым входом третьего полусумматора того же сум7 мирующего блока, выход суммы четвертого полусумматора соединен со входом второго элемента НЕ того же суммирующего блока 2 . Недостаток данного преобразователя также состоит в относительно низком быстродействии и больших аппаратных затратах. Цель изобретения - увеличение быстродействия преобразователя и его упрощение. Поставленная цель достигается тем что в преобразователь прямого двоично-десятичного кода, в дополнитель ный двоично-десятичный код, содержащий п тетрад элементов НЕ, где п число десятичных разрядов преобразуемого кода, входы которых являются входами преобразователя, п суммирующих блоков, каждый из которых содержит первый, второй трет-ий и четверты полусумматоры, элемент ИЛИ и два элемента НЕ, информационные входы суммирующих блоков соединены с выходами элементов НЕ соответствующих тетрад, входы второго и четвертого полусумматоров каждого суммирующего блока соединены с выходами переноса соответственно первого и третьего полусумматоров того же суммирующего блока, выходы суммы которых являются соответственно выходами первого и третьего двоичных разрядов каждого десятичного разряда преобразователя выход суммы второго полусумматора соединен с входом первого элемента и с первым входом элемента ИЛИ того же суммирующего блока, второй вход которого соединен с выходом переноса второго полусумматора того же- суммирующего блока, а выход элемента ИЛИ соединен со вторым входом треть его полусумматора того же суммирующе го блока, выход суммы четвертого полусумматора соединен со входом второго элемента НЕ того же суммирующего блока, дополнительно введен три группы из п элементов И, приче первый и второй входы элементов И первой группы соединены соответстве но с выходами первого элемента НЕ и выходом суммы четвертого полусуммат ра, соответствующего суммируюЩего блока, входы элементов И второй гру пы соответственно соединены с выходами суммы второго полусумматора, второго элемента НЕ соответствующег суммирующего блока, а выходы элемен , тов И первой и второй групп являютс выходс1ми второго и четвертого двоичных разрядов соответствующего десятичного разряда преобразователя, первый и второй входы элементов И. третьей группы соответственно соединены с выходами первого и второго элементов НЕ соответствующего сумми

Хд Х Х Х

4 3

2

0000 11111

1110

0001 1101

0010 ующего блока, выход элемента И ретьей группы i-ro ((n-l) десяичного разряда соединен со вторым ходом первого полусумматора (i+l)-ro уммирующего блока, второй вход перого полусумматора первого суммируюего блока является входом добавления диницы преобразователя. На чертеже представлена блок-схеа одного десятичного разряда предлагаемого преобразователя. Преобразователь содержит тетраду 1 элементов НЕ, суммирующий блок 2, ыполненный на полусумматорах 3-6, элементе ИЛИ 7, элементы НЕ 8 и 9, а также элементы И 10, 11 и 12,вход 13 добавления единицы, выход 14 переноса в следующий старший десятичный разряд. Входы преобразователя соединены со входами тетрады1 элементов НЕ, выходы которой подключены ко входам суммирующего блока 2 (к первым входам полусумматоров 3-6). Второй вход полусумматора 3 соединен с входом 13 добавления единицы,вторые входы полусумматоров 4 и б соединены соответственно с выходами переноса полусумматоров 3 и 5, выходы которых подключены соответственно к выходам первого и третьего разряда выходного числа. Выход суммы полусумматора 4 соединен со входом элемента НЕ 8, с первым входом элемента И 11 и с первым входом элемента ИЛИ 7, второй вход которого подключен к выходу переноса полусумматора 4, а выход элемента ИЛИ 7 соединен со вторым входом полусумматора 5. Выход суммы полусумматораб соединен со входом элемента НЕ 9 и с первым входом элемента И 10, второй вход которого объединен с первым входом элемента И 12 и подключен к выходу элемента НЕ 8. Выход элемента НЕ 9 соединен со вторыми входами элементов И 11 и 12, выходы элементов И.10 и 11соединены соответственно с выходами второго и четвертого разрядов выходного числа, а выход.элемента И 12подключен к выходу 14. Преобразователь работает следующим образом. На в-ходы преобразователя в данном i разряде поступает двоичнодесятичное число х X. 2 х х, которое может принимать значение от О до 9. На выходе тетрады элементов НЕ формируется инверсное значение двоично-десятичного числа ;,x2Xjx4.

00 1

1100

0100 1011

0101 1010

I

Olio

1001

0111 1000

1000 0111

1001 Olio в зависимости от сигнала (Р) на входе 13 добавления единицы с помощью суммирующего блока 2 осуществляется суммирование инверсного значения двоично-десятичного числа X. либо с числом 1011 (11 хд з г либо с числом 1010 (10). В первом разряде () многоразрядного двоично-десятичного числа, а также в любом i-ом разряде, если в предыдущих младших разрядах двоично-десятичного числа содержатс только нули, на входе 13 добавления единицы должен быть сигнал логической единицы. В этом случае к инверсному значению входного числа прибавляется число 1011. Если входное число в данном разряде равно 0000 (0) и во всех младших разрядах входные числа равны О, то при суммировании инверсного значения 1111 с числом 1011 на выходе суммирующего блока 2 формируется число у равное 1010. Однако в этом случае должно формироваться выходное число . равное 000 поэтому на выходах второго и четвер того разрядов суммирующего блока 2 введены элементы И 10 и 11, которые позволяют исключить формирование ло гических единиц во втором и четвертом разрядах при одновременном присутствии логических единиц в этих разрядах на выходах элементов НЕ 8 и 9.Одновременное формирование логи ческих единиц на выходе сумматора 2 кодов во втором и четвертом разряда означает, что в данном i-ом разряде и во всех младших разрядах входные числа равны О одновременно. В этом случае на выходе 14 с помощью элемента И 12 формируется сигнал логической единицы, который поступает на вход добавления единицы аналогичной схемы в i+1 разряд двоичнодесятичного числа (не показан). Если хотя бы в одном младшем разряде число не равно нулю, то на входе 13 преобразователя имеется сигнал логического нуля, и к инверс ному коду входного числа в данном разряде прибавляется число 1010. Ь этом случае на выходе 14 всегда формируется сигнал логического нуля

Olio

0101

0100

0011

0010

0001

0000 Таким образом, предлагаемый преобразователь позволяет совместить во времени операции добавления единицы и коррекции (добавления числа 10), что практически вдвое позволяет повысить скорость преобразования. Предлагаемый преобразователь позволяет упростить конструкцию известных преобразователей за счет упрощения десятичного сумматора, устранения одного из корректирующих сумматоров и за счет управления преобразовалетем. Формула изобретения Преобразователь прямого двоичнодесятичного кода в дополнительный двоично-десятичный код, содержащий п тетрад элементов НЕ, где п число десятичных разрядов преобразуемого кода, входы которых являются входами преобразователя, п суммирующих блоков, каждый из которых содержит первый, второй, третий и четвертый полусумматоры, элемент ИЛИ и два элемента НЕ, информационные входы суммирующих блоков соединены с выходами элементов НЕ соответствующих тетрад, входы второго и четвертого полусумматоров каждого суммирующего блока соединены с выходами переноса соответственно первого и третьего полусумматоров того же суммирующего блока,- выходы суммы которых являются соответственно выходами первого и третьего двоичных §зрядов каж|дого десятичного разряда преобразователя, выход суммы второго полусумматора соединен с входом первого элемента НЕ и с первым входом элемента ИЛИ того же суммирующего блока, второй вход которого соединен с выходом переноса второго полусумматора того же суммирукхцего блока, а выход элемента ИЛИ соединен со вторым входом третьего полусумматора того же суммирующего блока, вы- гход cyNwnii четвертого полусумматора соединен со входом второго элемента НЕ того же суммирующего блока, отличающийся тем, что, с целью

увеличения быстродействи и упрощения преобразователя,в него введены три группы из п элементов И, причем первый и второй входы элементов И первой группы соединены соответственно с выходами первого элемента НЕ и выходом суммы четвертого полусумматора, соответствующего суммирующего блока, входы элементов и второй группы соответственно соединены с выходами суммы второго полсумматора, второго элемента НЕ соответствующего суммирующего блока, а выходы элементов И первой и второй группы являются выходами второг и четвертого двоичных разрядов соответствующего десятичного разряда преобразователя, первый и второй входы элементов И третьей группы соответственно соединены с выходами

первого и второго элементов ПК соответствующего суммирующего блока, выход элемента И третьей группы i-ro ((n-l) десятичного разряда соединен со вторым входом первого полу сумматора (H-lJ-ro суммирующего блок второй вход первого полусумматора первого суммирующего блока является входом добавления единицы преобразователя.

Источники информации, принятые во внимание при экспертизе

рис. 3.16.

2.Гутников B.C. Интегральная электроника в измерительных приборах. Л., Энергия, 1974, с. 59-60 (прототип).